[发明专利]一种RISC处理器的单/双/四精度浮点数据相关电路及操作数获取方法

摘要

本发明提供一种RISC处理器的单/双/四精度浮点数据相关电路及操作数获取方法，能够有效解决逻辑复杂度和延时长的问题，能够快速判定浮点单/双/四精度的相关性，获得正确的浮点数据来源，提高浮点流水线频率。通过采用4套硬件逻辑并行进行相关性判定和各部分数据选择的处理，消除了不同精度浮点数据相关判定逻辑，以及相关时数据选择逻辑的复杂性和长延时。与根据浮点指令中的浮点操作数寄存器号以及浮点操作精度确定各执行级的相关性，并根据相关情况选取浮点结果的逻辑相比，复杂性降低，逻辑延时减少。电路结构清晰，相关性判定预处理、相关性判定逻辑、结果选择逻辑均可进行流水级划分，适合于不同流水线划分的各处理器。

主权项

一种RISC处理器的单/双/四精度浮点数据相关电路，其特征在于，包括一个浮点操作数读取使能模块、一个浮点目的寄存器写使能模块，一个浮点寄存器文件读取模块，以及四套相关性判定结果选择模块；浮点操作数读取使能模块的输入端接入指令译码的浮点操作数寄存器号frs_reg、浮点操作数读取使能frs_en和浮点操作数精度frs_precision，输出各组浮点操作数的读取使能frs_en_xx；其中，xx分别为00，01，10，11且以下含义相同；浮点目的寄存器写使能模块输入为指令译码的浮点目的寄存器号frd_reg、浮点结果写使能frd_en，以及浮点结果精度frd_precision，输出各组浮点目的寄存器号的写使能frd_en_xx；其中，frd_en_xx在各流水级中进行传递，即各流水级都有对应的frd_en_xx；浮点寄存器文件读取模块输入为指令译码的浮点操作数寄存器号frs_reg和浮点操作数读取使能frs_en，输出各组浮点寄存器号的相应数据Rxx；四套相关性判定结果选择模块的输入为各组浮点寄存器号的相应数据Rxx、各流水级的各组浮点目的寄存器号的写使能frd_en_xx、各组浮点操作数的读取使能frs_en_xx和对应各流水级的浮点结果fresult_xx，输出为各组浮点操作数frs_op_xx。