[发明专利]逻辑门电路及CMOS数字电路总剂量效应敏感性的分析方法

摘要

本发明涉及一种逻辑门电路及CMOS数字电路总剂量效应敏感性的分析方法，包括1)列举待分析逻辑门电路在辐照过程中的工作状态，列举待分析逻辑门电路在测试过程中的工作状态，将两种过程中的工作状态进行排列组合形成多组输入信号组合，2)将组成分析逻辑门电路的pMOS管组合的具体结构和nMOS管组合的具体结构进行简化并等效为反相器的结构形式；3)计算各反相器的电导，最小的等效pMOS管电导和最大的等效nMOS管电导组合将对应着最强的总剂量敏感性。本发明能够快速甄别出电路中的总剂量效应敏感节点的方法，实现了在设计阶段对于电路中总剂量效应敏感节点的甄别，进而可用于指导加固设计，极大地节约了版图面积。

主权项

一种逻辑门电路的总剂量效应敏感性的分析方法，其特征在于：包括以下步骤：1)列举待分析逻辑门电路在辐照过程中的工作状态，列举待分析逻辑门电路在测试过程中的工作状态，其中的工作状态指的是输入信号的电平设置；将两种过程中的工作状态进行排列组合形成多组输入信号组合；2)根据待分析逻辑门电路的结构特点和各组输入信息组合，将组成分析逻辑门电路的pMOS管组合的具体结构和nMOS管组合的具体结构进行简化并等效为反相器的结构形式；3)根据等效得到的反相器的结构形式，计算各反相器的电导，最小的等效pMOS管电导和最大的等效nMOS管电导组合将对应着最强的总剂量敏感性；对于pMOS管的组合而言，单个pMOS管的电导值正比于其宽长比(W/L)，当pMOS管并联时，将各个pMOS管电导值求和得到等效反相器中pMOS管的电导值；当pMOS管串联时，将各个pMOS管电导值的倒数求和得到对应等效电导值的倒数；对于nMOS管组合，单个nMOS管的电导值正比于其沟道长度的倒数(1/L)，按照与pMOS管相同的方法计算电导的串并联法则进行等效。