[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201510325365.6 | 申请日： | 2015-06-12 |
| 公开（公告）号： | CN106252229B | 公开（公告）日： | 2019-04-23 |
| 发明（设计）人： | 张利斌;韦亚一;殷华湘 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京维澳专利代理有限公司 11252 | 代理人： | 党丽;江怀勤 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露待加工层，在第一掩膜层中形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。利用本发明提供的方法在套刻容差超过关键尺寸一半时，现有技术中套刻偏差而产生的缝隙，由于第一阻挡层的存在，能保护所述缝隙之下待加工层不受影响，从而能提升套刻的容差，有效的提高了关键图形的均匀性和准确性。 | ||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
【主权项】：
1.一种半导体器件的制造方法，其特征在于，包括步骤：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面的第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露和/或部分刻蚀第一掩膜层；去除第二阻挡层及其上所有层；以第一图形及刻蚀后的第一阻挡层为掩膜进行刻蚀直至暴露待加工层，形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510325365.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种复合鳍的形成方法
- 下一篇：用于FINFET的环绕硅化物
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
