[发明专利]数字时间转换器杂散抑制有效
| 申请号： | 201510272224.2 | 申请日： | 2015-05-25 |
| 公开（公告）号： | CN105281790B | 公开（公告）日： | 2018-02-16 |
| 发明（设计）人： | 斯蒂芬·特尔蒂尼克;彼得·普瑞勒;托马斯·迈耶 | 申请（专利权）人： | 英特尔IP公司 |
| 主分类号： | H04B1/04 | 分类号： | H04B1/04 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司11258 | 代理人： | 李晓冬 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及数字时间转换器杂散抑制，讨论了用于改进数字时间转换器(DTC)的杂散频率性能的装置和方法。在示例中，该方法可包括在第一时刻在数字时间转换器的选择逻辑处接收代码，选择DTC的第一延迟路径以提供与代码相关联的延迟，将第二延迟路径与代码相关联，在第二时刻在选择逻辑处接收代码，并且选择DTC的第二延迟路径以提供与代码相关联的延迟。 | ||
| 搜索关键词： | 数字 时间 转换器 抑制 | ||
【主权项】：
一种数字时间转换器DTC，被配置成接收具有第一频率的本地振荡器信号并且提供具有与所述第一频率不同的第二频率的输出信号，所述DTC包括：一个或多个延迟级，该延迟级用于提供所述输出信号；选择逻辑，该选择逻辑被配置成在第一时刻接收第一代码以向所述一个或多个延迟级中的每一个提供第一延迟定位点，在第二时刻接收所述第一代码并且向所述一个或多个延迟级提供第二延迟定位点，其中所述第一代码代表用于提供第一DTC延迟的频率包络；并且其中所述选择逻辑被配置成通过使用所述第一延迟定位点和所述第二延迟定位点来不同地选择所述一个或多个延迟级中的至少一个的组件以提供所述第一DTC延迟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔IP公司，未经英特尔IP公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510272224.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种终端的天线匹配电路及终端
- 下一篇：电路装置、发送模块、电子设备和移动体
