[发明专利]数字时间转换器杂散抑制

权利要求书

1.一种数字时间转换器DTC，被配置成接收具有第一频率的本地振荡器信号并且提供具有与所述第一频率不同的第二频率的输出信号，所述DTC包括：

一个或多个延迟级，该延迟级用于提供所述输出信号；

选择逻辑，该选择逻辑被配置成在第一时刻接收第一代码以向所述一个或多个延迟级中的每一个提供第一延迟定位点，在第二时刻接收所述第一代码并且向所述一个或多个延迟级提供第二延迟定位点，其中所述第一代码代表用于提供第一DTC延迟的频率包络；并且

其中所述选择逻辑被配置成通过使用所述第一延迟定位点和所述第二延迟定位点来不同地选择所述一个或多个延迟级中的至少一个的组件以提供所述第一DTC延迟。

2.根据权利要求1所述的DTC，其中所述一个或多个延迟级中的一个延迟级包括第一延迟路径和第二延迟路径；

其中所述第二延迟路径是所述第一延迟路径的复制品；并且

其中所述第一延迟定位点被配置成在所述第一时刻选择所述第一延迟路径以提供所述第一DTC延迟，并且

其中所述第二延迟定位点被配置成在所述第二时刻选择所述第二延迟路径以提供所述第一DTC延迟。

3.根据权利要求2所述的DTC，其中所述第一延迟路径包括所述一个或多个延迟级中的所述一个延迟级的第一延迟元件，并且

其中所述第二延迟路径包括所述一个或多个延迟级中的所述一个延迟级的第二延迟元件。

4.根据权利要求3所述的DTC，其中所述第一延迟元件包括第一多路复用器并且所述第二延迟元件包括第二多路复用器。

5.根据权利要求4所述的DTC，其中所述第一多路复用器的控制节点被耦合至所述选择逻辑的第一输出；并且

其中所述第二多路复用器的控制节点被耦合至所述选择逻辑的第二输出。

6.根据权利要求1所述的DTC，其中所述一个或多个延迟级包括第一延迟级和第二延迟级；

其中所述第一延迟定位点被配置成提供所述第一延迟级的第一延迟和所述第二延迟级的第一延迟；

其中所述第二延迟定位点被配置成提供所述第一延迟级的第二延迟；并且

其中所述第一延迟级的所述第一延迟与所述第一延迟级的所述第二延迟不同。

7.根据权利要求6所述的DTC，其中所述第一延迟级包括分频器级；并且其中所述第二延迟级包括多个延迟元件。

8.根据权利要求6所述的DTC，其中所述第一延迟级包括多个延迟元件并且第二延迟级包括插值器。

9.一种用于抑制数字时间转换器DTC的杂散噪声的方法，所述方法包括：

在第一时刻在数字时间转换器的选择逻辑处接收代码；

选择所述DTC的第一延迟路径以提供与所述代码相关联的延迟；

将第二延迟路径与所述代码相关联；

在第二时刻在所述选择逻辑处接收所述代码；并且

选择所述DTC的所述第二延迟路径以提供与所述代码相关联的所述延迟。

10.根据权利要求9所述的方法，其中所述选择所述第一延迟路径包括：

为所述DTC的第一延迟级选择第一延迟；并且

为所述DTC的第二延迟级选择第二延迟；

其中所述选择所述第二延迟路径包括：

为所述DTC的所述第一延迟级选择第三延迟；并且

为所述DTC的所述第二延迟级选择第四延迟；

其中所述第一延迟和所述第二延迟的总和等于所述第三延迟和所述第四延迟的总和。

11.根据权利要求9所述的方法，其中选择第二延迟路径包括选择复制所述第一延迟路径的延迟的第二延迟路径。

12.根据权利要求9所述的方法，其中所述选择第一延迟路径包括选择用以传递所述DTC的信号的第一多路复用器；并且

其中所述选择所述第二延迟路径包括选择与所述第一多路复用器并联耦合的第二多路复用器。

13.根据权利要求9所述的方法，其中选择所述第二延迟路径包括将第三延迟路径与所述代码相关联。

14.根据权利要求13所述的方法，其中所述第一延迟路径和所述第三延迟路径是相同的延迟路径。