[发明专利]芯片压降、结构的测试方法以及芯片改进方法

摘要

本发明提供了一种芯片压降、结构的测试方法以及芯片改进方法。在芯片压降的测试方法中，通过获取点对点的电阻数值(包括外部电压输入端与各功能模块之间的第一等效电阻、以及多个功能模块两两之间的第二等效电阻)，以及各功能模块的功耗电流数值，形成电阻特性矩阵M_ii和功耗电流的列矩阵N_i，并由M_ii乘N_i获取芯片压降值，上述方法可准确、便捷且快速地获取芯片中各功能模块的压降值，快速地反应芯片各部分的压降值信息，从而客观地获取芯片上各部分的压降值分布数据，进而为后续芯片结构改进提供准确而快速的信息，以提高芯片制造整体的进度。

主权项

1.一种芯片压降的测试方法，所述芯片包括衬底、位于衬底上的多个功能模块以及用于连接各功能模块的互连线层；所述功能模块通过所述互连线层连接外部电压输入端；且各功能模块通过互连线层电连接在一起；其特征在于，所述芯片压降的测试方法包括：获取所述外部电压输入端与各功能模块之间的第一等效电阻；获取多个功能模块两两之间的第二等效电阻；基于所述第一等效电阻和第二等效电阻建立所述芯片的电阻特性矩阵Mii，i为芯片中功能模块的个数，其中第n行的元素为包括Rnm和Rnn，其中Rnm为第m个功能模块对第n个功能模块的电阻影响数值，Rnn为第n个功能模块的第一等效电阻；所述Rnm＝(Rnn+Rmm+rnm)/2‑rnm，其中rnm为第n个功能模块与第m个功能模块之间的第二等效电阻；建立各功能模块的功耗电流的列矩阵Ni，第n行的元素为第n个功能模块的功耗电流数值In；以所述电阻特性矩阵Mii乘所述列矩阵Ni，获得各功能模块对应的压降值。