[发明专利]一种宽幅可变增益放大器

摘要

本发明提供了一种宽幅可变增益放大器，包括前置电路、源极跟随电路、可编程衰减电路和固定增益放大器；输入信号经前置电路进入源极跟随电路，源极跟随电路将来自前置电路的输入信号进行升压处理，得到升压输入信号，并将升压输入信号传递给可编程衰减电路，可编程衰减电路选择增益衰减量，并对升压输入信号进行增益处理，得到第一增益信号，并将第一增益信号传递给固定增益放大器，固定增益放大器将第一增益信号进行增益处理得到所需增益信号。本发明实施例的宽幅可变增益放大器通过调节可编程衰减电路的电阻值，进而改变增益衰减量，从而实现了增益可变的功能。

主权项

一种宽幅可变增益放大器，其特征在于，包括：前置电路(1)、源极跟随电路(2)、可编程衰减电路(3)和固定增益放大器(4)；所述前置电路(1)的第一端与信号输入端(Vin)连接，所述前置电路(1)的第二端与接地端口(AVSS)相连，所述前置电路(1)的第三端与所述源极跟随电路(2)的第一输入端相连，所述源极跟随电路(2)的第二输入端与第一偏置电压(VB1)相连；所述源极跟随电路(2)的输出端与所述可编程衰减电路(3)的第一输入端相连；所述可编程衰减电路(3)的第二输入端与参考电压(Vref)相连；所述可编程衰减电路(3)的输出端与所述固定增益放大器(4)的正向输入端相连；所述固定增益放大器(4)的负向输入端与所述参考电压(Vref)相连；输入信号经所述前置电路(1)进入所述源极跟随电路(2)，所述源极跟随电路(2)将来自所述前置电路(1)的输入信号进行升压处理，得到升压输入信号，并将所述升压输入信号传递给所述可编程衰减电路(3)，所述可编程衰减电路(3)选择增益衰减量，并对所述升压输入信号进行增益处理，得到第一增益信号，并将所述第一增益信号传递给所述固定增益放大器(4)，所述固定增益放大器(4)将所述第一增益信号进行增益处理得到所需增益信号；其中，所述前置电路(1)包括：第一电容(C1)和第二电容(C2)，所述第一电容(C1)的第一端与信号输入端(Vin)连接，所述第一电容(C1)的第二端分别与所述第二电容(C2)的第一端和所述源极跟随电路(2)的第一输入端相连；所述第二电容(C2)的第二端与接地端口(AVSS)相连；其中，所述源极跟随电路(2)包括：第一晶体管(M1)和第二晶体管(M2)，所述第一晶体管(M1)和第二晶体管(M2)均是P沟道场效应晶体管，其中，所述第一晶体管(M1)的栅极和第一偏置电压(VB1)相连，所述第一晶体管(M1)的源极与电源(AVDD)相连，所述第一晶体管(M1)的漏极分别与所述第二晶体管(M2)的源极和所述可编程衰减电路(3)的第一输入端相连；所述第二晶体管(M2)的漏极与接地端口(AVSS)相连；其中，所述可编程衰减电路(3)包括：第一数字信号控制开关、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)、第十晶体管(M10)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十三电阻(R13)、第十四电阻(R14)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)、第十八电阻(R18)、第十九电阻(R19)、第二十电阻(R20)，其中，所述第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)和第十晶体管(M10)均是N沟道场效应晶体管，所述第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十三电阻(R13)、第十四电阻(R14)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)、第十八电阻(R18)、第十九电阻(R19)和第二十电阻(R20)的电阻值均相等；所述第三晶体管(M3)的栅极与第一数字信号控制开关的第一通道相连，所述第三晶体管(M3)的源极分别与所述第二晶体管(M2)的源极和第一电阻(R1)的第一端相连，所述第三晶体管(M3)的源极作为所述可编程衰减电路(3)的第一输入端，所述第三晶体管(M3)的漏极分别与所述第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)和第十晶体管(M10)的漏极相连；所述第四晶体管(M4)的栅极与第一数字信号控制开关的第二通道相连，所述第四晶体管(M4)的源极分别与所述第一电阻(R1)的第二端、第二电阻(R2)的第一端和第八电阻(R8)的第一端相连；所述第五晶体管(M5)的栅极与第一数字信号控制开关的第三通道相连，所述第五晶体管(M5)的源极分别与所述第二电阻(R2)的第二端、第三电阻(R3)的第一端和第十电阻(R10)的第一端相连；所述第六晶体管(M6)的栅极与第一数字信号控制开关的第四通道相连，所述第六晶体管(M6)的源极分别与所述第三电阻(R3)的第二端、第四电阻(R4)的第一端和第十二电阻(R12)的第一端相连；所述第七晶体管(M7)的栅极与第一数字信号控制开关的第五通道相连，所述第七晶体管(M7)的源极分别与所述第四电阻(R4)的第二端、第五电阻(R5)的第一端和第十四电阻(R14)的第一端相连；所述第八晶体管(M8)的栅极与第一数字信号控制开关的第六通道相连，所述第八晶体管(M8)的源极分别与所述第五电阻(R5)的第二端、第六电阻(R6)的第一端和第十六电阻(R16)的第一端相连；所述第九晶体管(M9)的栅极与第一数字信号控制开关的第七通道相连，所述第九晶体管(M9)的源极分别与所述第六电阻(R6)的第二端、第七电阻(R7)的第一端和第十八电阻(R18)的第一端相连；所述第十晶体管(M10)的栅极与第一数字信号控制开关的第八通道相连，所述第十晶体管(M10)的源极分别与所述第七电阻(R7)的第二端和第二十电阻(R20)的第一端相连；所述第八电阻(R8)的第二端与所述第九电阻(R9)的第一端相连；所述第十电阻(R10)的第二端与所述第十一电阻(R11)的第一端相连；第十二电阻(R12)的第二端与所述第十三电阻(R13)的第一端相连；第十四电阻(R14)的第二端与所述第十五电阻(R15)的第一端相连；第十六电阻(R16)的第二端与所述第十七电阻(R17)的第一端相连；第十八电阻(R18)的第二端与所述第十九电阻(R19)的第一端相连；所述第九电阻(R9)的第二端分别与所述参考电压(Vref)、所述第十一电阻(R11)的第二端、所述第十三电阻(R13)的第二端、所述第十五电阻(R15)的第二端、所述第十七电阻(R17)的第二端、所述第十九电阻(R19)的第二端和所述第二十电阻(R20)的第二端相连；其中，所述固定增益放大器(4)包括：第二十一电阻(R21)、第二十二电阻(R22)和三级增益放大器(41)；所述三级增益放大器(41)的正向输入端(Vinp)与所述第十晶体管(M10)的漏极相连，所述三级增益放大器(41)的负向输入端(Vinn)分别与所述第二十一电阻(R21)的第一端和所述第二十二电阻(R22)的第一端相连，所述三级增益放大器(41)的输出端(Vout)与所述第二十二电阻(R22)的第二端相连；所述第二十一电阻(R21)的第二端与所述参考电压(Vref)相连；其中，所述三级增益放大器(41)包括：第一级预放大级电路(411)、第二级放大级电路(412)和第三级共源级电路(413)；所述第一级预放大级电路(411)将接收到的信号进行放大，得到一级放大信号，并将所述一级放大信号传递给所述第二级放大级电路(412)；所述第二级放大级电路(412)，用于将来自所述第一级预放大级电路(411)的所述一级放大信号进行放大，得到二级放大信号，并将所述二级放大信号传递给所述第三级共源级电路(413)；所述第三级共源级电路(413)，用于将来自所述第二级放大级电路(412)的所述二级放大信号进行放大，得到三级放大信号；其中，所述第一级预放大级电路(411)包括：第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)、第十四晶体管(M14)和第十五晶体管(M15)，所述第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)、第十四晶体管(M14)和第十五晶体管(M15)均是N沟道场效应晶体管；所述第十一晶体管(M11)的栅极分别与第二偏置电压(VB2)和所述第十二晶体管(M12)的栅极相连，所述第十一晶体管(M11)的源极与所述第十三晶体管(M13)漏极相连，所述第十一晶体管(M11)的漏极分别与电源(AVDD)和所述第十二晶体管(M12)的漏极相连；所述第十二晶体管(M12)的源极与所述第十四晶体管(M14)漏极相连；所述第十三晶体管(M13)的栅极作为所述三级增益放大器(41)的正向输入端(Vinp)，所述第十三晶体管(M13)的源极分别与所述第十四晶体管(M14)的源极和所述第十五晶体管(M15)的漏极相连；所述第十四晶体管(M14)的栅极作为所述三级增益放大器(41)的负向输入端(Vinn)；所述第十五晶体管(M15)的栅极与第三偏置电压(VB3)相连，所述第十五晶体管(M15)的源极与接地端口(AVSS)相连；其中，所述第二级放大级电路(412)包括：辅助运算放大电路(314)、第二十三电阻(R23)、第十六晶体管(M16)、第十七晶体管(M17)、第十八晶体管(M18)、第十九晶体管(M19)、第二十晶体管(M20)、第二十一晶体管(M21)、第二十二晶体管(M22)、第二十三晶体管(M23)、第二十四晶体管(M24)、第二十五晶体管(M25)和第二十六晶体管(M26)，所述第十六晶体管(M16)、第十七晶体管(M17)、第十八晶体管(M18)、第十九晶体管(M19)、第二十晶体管(M20)和第二十一晶体管(M21)均是P沟道场效应晶体管，所述第二十二晶体管(M22)、第二十三晶体管(M23)、第二十四晶体管(M24)、第二十五晶体管(M25)和第二十六晶体管(M26)均是N沟道场效应晶体管；所述第十六晶体管(M16)的栅极与所述第二十三电阻(R23)的第一端相连，所述第十六晶体管(M16)的源极分别与电源(AVDD)和所述第十七晶体管(M17)的源极相连，所述第十六晶体管(M16)的漏极与所述第十八晶体管(M18)的源极相连，所述第十七晶体管(M17)的栅极分别与所述第二十三电阻(R23)的第二端、所述第十八晶体管(M18)的漏极和所述第二十晶体管(M20)的漏极相连，所述第十七晶体管(M17)的漏极与所述第十九晶体管(M19)的源极相连；所述第十八晶体管(M18)的栅极分别与第四偏置电压(VB4)和所述第十九晶体管(M19)的栅极相连；所述第十九晶体管(M19)的漏极与所述第二十一晶体管(M21)的源极相连；所述第二十晶体管(M20)的栅极分别与第五偏置电压(VB5)和所述第二十一晶体管(M21)的栅极相连，所述第二十晶体管(M20)的漏极与所述第二十二晶体管(M22)的漏极相连；所述第二十一晶体管(M21)的漏极与所述第二十三晶体管(M23)的漏极相连；所述第二十二晶体管(M22)的栅极分别与第二十九晶体管(M29)的漏极和所述辅助运算放大电路(314)负向输出端(Von2)相连，所述第二十二晶体管(M22)的源极分别与所述第二十四晶体管(M24)的漏极和所述辅助运算放大电路(314)正向输入端(Vip2)相连；所述第二十三晶体管(M23)的栅极分别与第三十晶体管(M30)的漏极和所述辅助运算放大电路(314)正向输出端(Vop2)相连，所述第二十三晶体管(M23)的源极分别与所述第二十五晶体管(M25)的漏极和所述辅助运算放大电路(314)负向输入端(Vin2)相连；所述第二十四晶体管(M24)的栅极与所述第十三晶体管(M13)的漏极相连，所述第二十四晶体管(M24)的源极分别与所述第二十五晶体管(M25)的源极和所述第二十六晶体管(M26)的漏极相连；所述第二十五晶体管(M25)的栅极与所述第十四晶体管(M14)的漏极相连；所述第二十六晶体管(M26)的栅极与第六偏置电压(VB6)相连，所述第二十六晶体管(M26)的源极与接地端口(AVSS)相连。