[发明专利]蚀刻被蚀刻层的方法有效
申请号: | 201510239773.X | 申请日: | 2015-05-12 |
公开(公告)号: | CN105097498B | 公开(公告)日: | 2018-11-20 |
发明(设计)人: | 广津信;五十岚義树;三轮智典;冈田宏志 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/311 | 分类号: | H01L21/311 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇;李茂家 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供蚀刻被蚀刻层的方法。课题是降低在被蚀刻层形成的多个开口的宽度的差异。该方法包括:(a)在设置于被蚀刻层上的包含有机膜的掩模层上使等离子体反应产物沉积的第1工序、和(b)在第1工序之后,对被蚀刻层进行蚀刻的第2工序。掩模层具有粗区域和密区域。在粗区域形成了多个开口。密区域包围粗区域且掩模在该密区域比在粗区域密集地存在。粗区域包含第1区域和第2区域。第2区域为比第1区域接近密区域的区域。在该方法的第1工序中,第1区域中的开口的宽度比第2区域中的开口的宽度变窄。 | ||
搜索关键词: | 蚀刻 方法 | ||
【主权项】:
1.一种蚀刻方法,其为对被蚀刻层进行蚀刻的方法,其包括:在设置于被蚀刻层上的包含有机膜的掩模层上使第1等离子体反应产物沉积的第1工序,和在使所述等离子体反应产物沉积的所述工序之后对所述被蚀刻层进行蚀刻的第2工序;所述掩模层具有:形成了多个开口的粗区域、和掩模比该粗区域密集地存在且包围该粗区域的密区域;所述粗区域包含第1区域、和比该第1区域接近所述密区域的第2区域;在所述第1工序中,所述第1区域中的所述开口的宽度比所述第2区域中的所述开口的宽度变窄,在所述第2工序中,所述被蚀刻层和通过所述第1工序沉积的所述等离子体反应产物被处理气体的等离子体蚀刻,同时在该第2工序中产生的第2等离子体反应产物沉积在所述掩模层上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510239773.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件及其制造方法、电子装置
- 下一篇:一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造