[发明专利]使用多核心处理器执行顺序程序的控制装置

摘要

本发明提供一种使用多核心处理器执行顺序程序的控制装置。使用程序轮廓信息和预先准备的高速缓冲存储器信息，将顺序程序分割为容纳在高速缓冲存储器中的大小的程序。取得顺序程序的程序轮廓信息和高速缓冲存储器的信息，根据这些取得信息决定分割顺序程序的分割地址，将分割程序的ID、分配核心编号、程序的开始地址、结束地址以及高速缓冲存储块信息作为程序执行信息向存储器存储。

主权项

一种控制装置，其具备多核心处理器，该多核心处理器具备多个核心、与各个核心分别连接的独立的命令高速缓冲存储器、以及与命令高速缓冲存储器连接的由多个核心共享的高速缓冲存储器，上述控制装置执行超过上述命令高速缓冲存储器的容量的大小的顺序程序，其特征在于，具备：存储器，其存储上述顺序程序；程序轮廓信息生成单元，其分析上述顺序程序在上述存储器上的配置，生成程序轮廓信息并向存储器进行存储；程序执行信息生成单元，其根据上述程序轮廓信息，将上述顺序程序分割为容纳在上述命令高速缓冲存储器内的大小的多个程序，并向存储器存储分割后的程序的程序执行信息；依照上述程序执行信息，向各核心的命令高速缓冲存储器存储上述分割后的程序，并且将存储了程序的命令高速缓冲存储器设为禁止改写的单元；在开始执行上述存储的程序后，根据上述程序执行信息向别的核心的命令高速缓冲存储器存储下一个执行的上述分割后的程序，将存储了程序的命令高速缓冲存储器设为禁止改写的单元；在之前执行中的程序结束时开始执行下一个执行的程序，并且解除之前执行了程序的核心的命令高速缓冲存储器的禁止改写的单元。