[发明专利]实现监视对地址的写入的指令的可扩展机制

摘要

处理器包括对应于分布式高速缓存的第一高速缓存部分的高速缓存侧地址监视单元，高速缓存侧地址监视单元具有总数少于处理器的逻辑处理器的总数的高速缓存侧地址监视存储位置。每个高速缓存侧地址监视存储位置将存储要监视的地址。核侧地址监视单元对应于第一核，并且具有与第一核的逻辑处理器的数量相同数量的核侧地址监视存储位置。每个核侧地址监视存储位置将存储一个地址和用于第一核的不同对应逻辑处理器的监视状态。高速缓存侧地址监视存储溢出单元对应于第一高速缓存部分，并且在无未使用的高速缓存侧地址监视存储位置可用于存储要监视的额外地址时，强制实行地址监视存储溢出策略。

主权项

1.一种处理器，包括：高速缓存侧地址监视单元，对应于分布式高速缓存的第一高速缓存部分，并且具有总数少于所述处理器的逻辑处理器的总数的高速缓存侧地址监视存储位置，每个高速缓存侧地址监视存储位置用于存储要监视的地址；核侧地址监视单元，对应于第一核，并且具有与所述第一核的一个或更多个逻辑处理器的数量相同的数量的核侧地址监视存储位置，每个核侧地址监视存储位置用于存储要监视的地址和用于所述第一核的不同对应逻辑处理器的监视状态；以及高速缓存侧地址监视存储溢出单元，对应于所述第一高速缓存部分，用于在无未使用的高速缓存侧地址监视存储位置可用于存储要监视的额外地址时，强制实行地址监视存储溢出策略。