[发明专利]实现监视对地址的写入的指令的可扩展机制

权利要求书

1.一种处理器，包括：

高速缓存侧地址监视单元，对应于分布式高速缓存的第一高速缓存部分，并且具有总数少于所述处理器的逻辑处理器的总数的高速缓存侧地址监视存储位置，每个高速缓存侧地址监视存储位置用于存储要监视的地址；

核侧地址监视单元，对应于第一核，并且具有与所述第一核的一个或更多个逻辑处理器的数量相同的数量的核侧地址监视存储位置，每个核侧地址监视存储位置用于存储要监视的地址和用于所述第一核的不同对应逻辑处理器的监视状态；以及

高速缓存侧地址监视存储溢出单元，对应于所述第一高速缓存部分，用于在无未使用的高速缓存侧地址监视存储位置可用于存储要监视的额外地址时，强制实行地址监视存储溢出策略。

2.如权利要求1所述的处理器，还包括对应于所述第一核，并且与所述核侧地址监视单元耦合的核侧触发单元，所述核侧触发单元用于在对应核侧地址监视存储位置具有准备就绪能够触发的监视状态并且触发事件被检测到时，触发所述第一核的逻辑处理器。

3.如权利要求1所述的处理器，还包括与所述高速缓存侧地址监视单元耦合，用于在共用高速缓存侧地址监视存储位置中记录来自不同逻辑处理器对相同监视地址的监视请求的高速缓存侧地址监视存储位置再使用单元。

4.如权利要求3所述的处理器，其中所述共用高速缓存侧地址监视存储位置包括用于记录提供了对所述相同监视地址的所述监视请求的所述不同逻辑处理器的结构。

5.如权利要求1所述的处理器，其中所述处理器具有不止四十个硬件线程，并且其中对应于所述第一高速缓存部分的所述高速缓存侧地址监视单元的所述高速缓存侧地址监视存储位置的所述总数是至少二十个高速缓存侧地址监视存储位置，但少于所述不止四十个硬件线程的总数。

6.如权利要求1所述的处理器，其中所述高速缓存侧地址监视单元的所述高速缓存侧地址监视存储位置的所述总数相对于所述处理器的逻辑处理器的所述总数是足够的，从而所述高速缓存侧地址监视存储位置的溢出的可能性不超过十万分之一。

7.如权利要求1-6任一项所述的处理器，其中，响应指示要监视第一地址的指令，所述高速缓存侧地址监视单元用于在所述高速缓存侧地址监视存储位置中存储所述第一地址，并且所述核侧地址监视单元用于在核侧地址监视存储位置中存储所述第一地址。

8.如权利要求1-6任一项所述的处理器，其中所述逻辑处理器包括硬件线程，并且其中所述分布式高速缓存包括多个高速缓存部分，每个所述高速缓存部分将被映射到地址的非重叠范围。

9.如权利要求1-6任一项所述的处理器，其中所述高速缓存侧地址监视存储溢出单元用于强制实行所述地址监视存储溢出策略，所述策略包括强制读取事务来使用共享状态。

10.如权利要求1-6任一项所述的处理器，其中所述高速缓存侧地址监视存储溢出单元用于强制实行所述地址监视存储溢出策略，所述策略包括发送失效请求到可能具有待定监视请求的所有核。

11.如权利要求10所述的处理器，其中所述高速缓存侧地址监视存储溢出单元用于检查溢出结构以确定哪些核可能具有待定监视请求。