[发明专利]输入/输出电路以及实现输入/输出电路的方法有效
| 申请号： | 201480047359.2 | 申请日： | 2014-04-09 |
| 公开（公告）号： | CN105518994B | 公开（公告）日： | 2018-10-12 |
| 发明（设计）人： | A·塞沃尼;P·乌帕德亚雅 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177 |
| 代理公司： | 北京市君合律师事务所 11517 | 代理人： | 顾云峰;吴龙瑛 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了在集成电路(100)中实现的输入/输出电路(102)。输入/输出电路包括输入/输出焊垫(202,204)以及耦接到输入/输出焊垫的电压控制电路(229)。所述电压控制电路为第一输入/输出焊垫设置电压，当第一输入/输出焊垫实现为输入焊垫(RX模式控制：高)时，设置为第一电压，当第一输入/输出焊垫实现为输出焊垫(RX模式控制：低)时，设置为第二电压。还描述了在集成电路中实现输入/输出电路的方法。 | ||
| 搜索关键词： | 输入/输出电路 输入/输出焊垫 电压控制电路 模式控制 集成电路 方法描述 设置电压 输出焊垫 输入焊垫 | ||
【主权项】：
1.一种在集成电路中实现的输入/输出电路，其特征在于，所述输入/输出电路包括：形成输入/输出差分对的第一输入/输出焊垫和第二输入/输出焊垫，所述输入/输出差分对用于接收输入信号或发送输出信号；耦接到所述输入/输出差分对的电压控制电路，其中所述电压控制电路被耦接以接收使能接收模式或发送模式的控制信号，以及响应于被使能的接收模式将所述输入/输出差分对处的电压拉向第一电压，或者响应于被使能的发送模式将所述输入/输出差分对处的电压拉向第二电压；接收缓冲器，其包括接收器差分晶体管对，所述接收缓冲器响应于被使能的接收模式，基于通过所述输入/输出差分对接收的输入，可操作地输出接收器差分信号；以及发送驱动电路，其包括发送器差分晶体管对，所述发送驱动电路响应于被使能的发送模式，通过所述输入/输出差分对可操作地发送发送器差分信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480047359.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于印录存储阵列的可编程计算阵列封装-201810187776.7
- 张国飙 - 杭州海存信息技术有限公司
- 2018-03-07 - 2019-09-17 - H03K19/177
- 本发明提出一种新型可编程门阵列——可编程计算阵列封装。它含有至少一可编程计算芯片和一可编程逻辑芯片。可编程计算芯片含有多个可编程计算单元，每个可编程计算单元含有多个印录存储阵列，每个印录存储阵列存储一基本函数库的查找表（LUT）。可编程计算芯片和可编程逻辑芯片垂直堆叠，并通过芯片间连接电耦合。
- 针对可重构集成电路的控制系统-201780083402.4
- E·扎姆伯格;A·德林德范维杰加登;D·苏瓦科维克 - 诺基亚美国公司;诺基亚通信公司
- 2017-12-08 - 2019-08-27 - H03K19/177
- 电气系统包括可重构电气设备的电路和控制器，该控制器包括处理器。处理器具有配置检查器和状态修改器。配置检查器被配置为基于连接输入确定针对可重构电气设备的电路的配置。状态修改器被配置为基于配置来通过改变可重构电气设备的电阻状态来修改电路。还描述了用于可重构电气设备的控制器以及控制电路的可重构电气设备的方法。
- 多芯片封装结构-201910104814.2
- 林茂雄;李进源 - 成真股份有限公司
- 2019-02-01 - 2019-08-09 - H03K19/177
- 一种多芯片封装结构，包括：一现场可编程逻辑门阵列集成电路芯片，用于根据一真值表进行一逻辑运算，其中该现场可编程逻辑门阵列集成电路芯片包括多个设于其内的非挥发性内存单元，用于储存该真值表的多个结果值，且该现场可编程逻辑门阵列集成电路芯片还包括一设于其内的可编程逻辑区块，该可编程逻辑区块用于根据其输入的组合中的其中之一，从该些结果值中选择其一成为其输出；以及一内存芯片，耦接至该现场可编程逻辑门阵列集成电路芯片，其中该现场可编程逻辑门阵列集成电路芯片与该内存芯片之间的数据位宽度大于或等于64。
- 可再构成的半导体装置-201380016484.2
- 佐藤正幸;佐藤幸志 - 太阳诱电株式会社
- 2013-02-14 - 2019-07-23 - H03K19/177
- 本发明提供一种可再构成的半导体装置。本发明提供一种半导体装置，包括配置成阵列状的多个电路单元，所述各电路单元包括模拟数字转换器、数字模拟转换器、及运算放大器，由所述电路单元的模拟数字转换器、数字模拟转换器及运算放大器对作为再构成对象的模拟电路分割为多个功能模块，并对功能模块进行电路构成，且将该电路构成的多个电路单元中的任一个互相以模拟开关连接，由此构成所述再构成对象的模拟电路。
- 使用可快速重新配置电路和高带宽存储器接口的计算机体系结构-201680028155.3
- 大卫·A·罗伯茨 - 超威半导体公司
- 2016-05-13 - 2019-05-28 - H03K19/177
- 可编程装置包括一个或多个编程区，其各自包括多个可配置逻辑块，其中所述多个可配置逻辑块中的每一个可通过可编程互连结构选择性地连接到任何其他可配置逻辑块。所述可编程装置还包括配置逻辑，其被配置来响应于所述指令流中的指令，独立于任何所述其他编程区，在编程区中的所述可配置逻辑块中的一个或多个中重新配置硬件。
- 一种查找表的复用方法-201811368471.2
- 蒋中华;王海力;连荣椿;马明 - 京微齐力(北京)科技有限公司
- 2018-11-16 - 2019-05-03 - H03K19/177
- 本发明公开了一种查找表的复用方法，应用于6输入2输出的查找表LUT6，包括步骤：通过逻辑综合，使两个LUT5生成一个可复用对LUT5‑2；进而生成特定的配置位对；将LUT5‑2放置在LUT6位置上；对LUT5‑2的所有输入端和配置位对同时进行布线。使得LUT6可以复用为两个LUT5，更可以推广至复用两个LUT4，LUT3，LUT2等；提高LUT6的资源利用率，更好的合理复用资源，应对小数量输入的情况。
- 基于三维纵向可写存储阵列的可编程门阵列-201710980779.1
- 张国飙 - 成都海存艾匹科技有限公司
- 2017-10-20 - 2019-04-30 - H03K19/177
- 基于三维纵向可写存储阵列的可编程门阵列，本发明提出一种可编程门阵列，它含有多个可编程计算单元、多个可编程逻辑单元和多个可编程连接。每个可编程计算单元含有至少一三维纵向可写存储器并存储一基本函数的至少部分查找表（LUT），该三维纵向可写存储阵列堆叠在该可编程逻辑单元上并与之电耦合。
- 含有可编程计算芯片的可编程门阵列封装-201710980817.3
- 张国飙 - 杭州海存信息技术有限公司
- 2017-10-20 - 2019-04-30 - H03K19/177
- 本发明提出一种可编程门阵列封装，它含有至少一可编程计算芯片和一可编程逻辑芯片。可编程计算芯片含有多个可编程计算单元，每个可编程计算单元含有一存储一基本函数查找表（LUT）的可写存储阵列。可编程计算芯片和可编程逻辑芯片垂直堆叠，并通过芯片间连接电耦合。
- 采用双面集成的可编程门阵列-201710980967.4
- 张国飙 - 成都海存艾匹科技有限公司
- 2017-10-20 - 2019-04-30 - H03K19/177
- 本发明提出一种采用双面集成的可编程门阵列，它是一单芯（monolithic）芯片并含有多个可编程计算单元、多个可编程逻辑芯片和多个可编程连接，每个可编程计算单元含有一存储一基本函数查找表（LUT）的可写存储阵列。可编程计算单元和可编程逻辑单元分别形成在同一半导体衬底的不同表面（正面和背面），并通过穿透衬底连接电耦合。
- 采用双面集成的可编程门阵列-201710980989.0
- 张国飙 - 杭州海存信息技术有限公司
- 2017-10-20 - 2019-04-30 - H03K19/177
- 本发明提出一种采用双面集成的可编程门阵列，它是一单芯（monolithic）芯片并含有多个可编程计算单元、多个可编程逻辑芯片和多个可编程连接，每个可编程计算单元含有一存储一基本函数查找表（LUT）的可写存储阵列。可编程计算单元和可编程逻辑单元分别形成在同一半导体衬底的不同表面（正面和背面），并通过穿透衬底连接电耦合。
- 可编程计算阵列-201710989881.8
- 张国飙 - 杭州海存信息技术有限公司
- 2017-10-23 - 2019-04-30 - H03K19/177
- 本发明提出一种基于三维可写存储器（3D‑W）的可编程计算阵列。它含有一可编程计算单元阵列、一个可编程逻辑单元阵列和多个可编程连接。每个可编程计算单元含有至少一个3D‑W阵列，该3D‑W阵列存储一数学函数的查找表（LUT）。
- 含有可编程计算单元的可编程门阵列-201710980620.X
- 张国飙 - 成都海存艾匹科技有限公司
- 2017-10-19 - 2019-04-26 - H03K19/177
- 含有可编程计算单元的可编程门阵列，本发明提出一种可编程门阵列，它含有多个可编程计算单元、多个可编程逻辑单元和多个可编程连接。每个可编程计算单元含有至少一个可写存储阵列，该可写存储阵阵列存储一函数的查找表（LUT）。
- 一种非全覆盖的八输入查找表结构-201610331171.1
- 苏润丰;范继聪;徐彦峰;董宜平;胡凯;单悦尔 - 中国电子科技集团公司第五十八研究所
- 2016-05-18 - 2019-04-19 - H03K19/177
- 本发明涉及一种非全覆盖的八输入查找表结构，该查找表结构包括25个基本逻辑单元，含2个LUT4、4个LUT3和19个二选一MUX；10个信号端口，含8个信号输入端口A，B，C，D，E0，F0，E1，F1和2个信号输出端口Y1，Y2；5个用于控制六输入LUT和两个较小功能LUT模式切换的存储单元，为R0、R1、R2、R3和R4，通过不同的配置，实现不同输入组合的LUT函数。本发明当切换到六输入LUT模式时，能够快速实现装箱，减少软件运行时间；当切换到两个较小功能LUT模式时，可减少输入信号的共用，能够有效提高LUT的利用率和灵活度，减少软件运行时间。
- 一种快速启动FPGA的电路和方法-201610267195.5
- 陈雷;张彦龙;李学武;文治平;赵元富;刘增荣;孙雷;王硕;张健;倪劼 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2016-04-27 - 2019-04-02 - H03K19/177
- 一种快速启动FPGA的电路和方法，包括配置电路、优先配置可编程逻辑模块、非优先配置可编程逻辑模块，优先配置可编程逻辑模块额外还包括边界隔离电路。该FPGA电路架构的核心是改进FPGA内各类型的可编程逻辑单元的位置分布，将需要快速启动的逻辑资源集中放置，并使用边界隔离电路进行环绕，构成相对独立的优先配置可编程逻辑模块区，以实现特定可编程逻辑模块的快速配置、快速启动，快速进入工作状态；其它的可编程逻辑单元则构成非优先配置可编程逻辑模块区，在FPGA快速启动后再进行配置，使FPGA实现完整的逻辑功能。本发明极大减小整个电子系统上电后到进入可操作状态所需要的时间，在可广泛应用于宇航、航空、汽车等领域的电子系统中。
- 集成辅助逻辑运算单元的可编程逻辑模块-201510830948.4
- 黄志洪;杨立群;魏星;李威;江政泓;林郁;涂开辉;杨海钢 - 中国科学院电子学研究所
- 2015-11-25 - 2019-03-15 - H03K19/177
- 本发明提供了一种集成辅助逻辑运算单元的可编程逻辑模块。该可编程逻辑模块包括：主逻辑单元模块，包括至少一个逻辑单元，该主逻辑单元模块具有O1个输出端口；辅助逻辑运算单元，其O1个输入端口连接至所述主逻辑单元模块的O1个输出端口，该辅助逻辑运算单元将所述主逻辑单元模块的O1个输出端口的输出结果中至少两个进行逻辑运算后作为可编程逻辑模块的输出；其中，所述主逻辑单元模块和辅助逻辑运算单元均被集成在于所述可编程逻辑模块的内部。本发明通过向传统CLB中加入辅助逻辑运算单元的方式，提高了传统CLB的逻辑应用效率。与传统CLB实现相比，节省了面积并提高了延时性能，能实现更高效的逻辑运算。
- 一种可扩展可配置的逻辑元件和FPGA器件-201480013544.X
- 樊平;耿嘉;王元鹏 - 京微雅格（北京）科技有限公司
- 2014-12-11 - 2019-03-08 - H03K19/177
- 本发明涉及一种可扩展可配置的逻辑元件和FPGA器件，所述逻辑元件包括：多个逻辑区，每个逻辑区包括两个逻辑单元；每个逻辑单元包括七个输入端口、三个输出端口、一个加法进位输入端、一个加法进位输出端、一个六输入二输出的查找表、一个一比特全加器、第一寄存器和第二寄存器；其中，所述第一寄存器根据配置对所述查找表的第一输出端输出的信号或者所述全加器的进位信号进行存储；所述第二寄存器根据配置对所述查找表的第二输出端输出的信号或者所述全加器的输出信号进行存储；当前逻辑单元中的所述加法进位输出端，与所述当前逻辑单元的上一级逻辑单元中的所述加法进位输入端相连接，构成所述逻辑元件中的加法进位链。
- 具有低时钟偏斜特征的三维FPGA-201710751496.X
- 高丽江 - 中科亿海微电子科技（苏州）有限公司
- 2017-08-28 - 2019-03-05 - H03K19/177
- 本公开提供了一种具有低时钟偏斜特征的三维FPGA，包括：多个FPGA切片，分别位于转接板的多个区域，且关于所述转接板的中心呈中心对称分布，时钟信号由FPGA切片传输至所述转接板的中心，并通过时钟网络从转接板的中心传输至所述多个FPGA切片的可编程逻辑块(CLB)和嵌入式IP资源。本公开具有低时钟偏斜特征的三维FPGA，保证了拼接的对称性和规整性，利于时钟网络的设计，使得其可以实现较小的时钟偏斜。
- 一种查找表工艺映射方法-201610805256.9
- 耿嘉;樊平 - 京微齐力（北京）科技有限公司
- 2016-09-06 - 2019-03-05 - H03K19/177
- 本发明公开了一种查找表工艺映射方法，所述方法包括：当确定逻辑电路存在组合逻辑环时，断开逻辑电路中构成组合逻辑环的第一逻辑门和第二逻辑门之间的一端电路连接；在第一逻辑门被断开连接的第一输入端插入外部输入，在第二逻辑门被断开连接的第二输出端插入外部输出；对断开组合逻辑环后的逻辑电路进行查找表映射；恢复逻辑电路中的组合逻辑环，并删除外部输入和外部输出。在确定逻辑电路中存在组合逻辑环时，首先要断开构成组合逻辑环中第一逻辑门和第二逻辑门之间的一端电路连接，并在断开连接处，分别插入外部输入和外部输出。然后对断开组合逻辑环后的逻辑电路进行查找映射。通过该方法，实现了对包含组合逻辑环的逻辑电路进行查找表映射。
- 可重构逻辑器件-201480044015.6
- 佐藤正幸;志水勋 - 太阳诱电株式会社
- 2014-08-22 - 2019-01-01 - H03K19/177
- 本发明能够提供一种面积小的可重构逻辑器件。本发明所提供的逻辑器件具备多个存储元单元，所述多个存储元单元各自存储构成信息而构成为逻辑要素及/或连接要素；且多个存储元单元分别具有：一对逻辑用位线，对应于存储元列而配置；逻辑用字线；以及反相器部，与一对逻辑用位线连接；反相器部具有：第1CMOS，从一对逻辑用位线中的一个接收输入信号，并且具有第1MOS与第2MOS；以及第2CMOS，从一对逻辑用位线中的另一个接收输入信号，并且具有第3MOS及第4MOS；并且，反相器部将第1MOS与第3MOS的输出信号组即第1差动信号及第2MOS与第4MOS的输出信号组即第2差动信号作为逻辑用数据信号输出。
- 无边界分级互连的网络架构-201480026152.7
- 程程·王;迪简·马尔卡奥维克 - 加利福尼亚大学董事会
- 2014-03-14 - 2018-11-30 - H03K19/177
- 公开了根据本发明的实施方式的用于实现无边界分级网络的系统和方法，包括产生这样的网络的方法。在一个实施方式中，在集成电路中的分级网络包括多个计算元件，其中多个计算元件具有M个输出和N个输入；以及被布置成交换机的级的多个交换机，其中多个计算元件连接到在第一级中的交换机，在第一级中的交换机连接到多个计算元件和在第二级中的交换机，其中在第二级中的交换机连接到在第一级中的交换机，至少M+1个相邻的计算元件可经由级1交换机连接到至少两个最近邻计算元件，且每个计算元件可与在分级网络内的每个其它计算元件连接。
- 一种FPGA的布线方法和宏单元-201410597252.7
- 徐静;孙铁力;刘明 - 京微雅格（北京）科技有限公司
- 2014-10-30 - 2018-11-06 - H03K19/177
- 本发明涉及一种FPGA的布线方法和宏单元，所述方法包括：确定在第一级输入和最后一级输出之间具有唯一确定路径的多级多路复用器；其中，所述多级多路复用器包括至少两级多路复用器，每级多路复用器包括一个或多个多路复用器；将所述多级多路复用器封装为一个宏单元；所述宏单元的输入为所述第一级输入，所述宏单元的输出为所述最后一级输出；根据所述宏单元的输入和输出建立结点，进行布图建模，并根据所述布图建模进行布线。
- 基于区域时钟的优化FPGA芯片布局的方法-201410664728.4
- 蒋中华;黄攀;吴鑫;靳松 - 京微雅格（北京）科技有限公司
- 2014-11-19 - 2018-11-06 - H03K19/177
- 本发明涉及一种基于区域时钟的优化FPGA芯片布局的方法，包括:初始化网表，在所述网表中例化区域时钟缓冲器rbuf和寄存器reg，确定rbuf和reg之间的连接关系；根据所述连接关系，将一个rbuf和所述一个rbuf驱动的多个reg封装为一个宏单元；基于所述宏单元进行全局布局，确定每一个宏单元的布局区域；在所述布局区域内进行局部布局，在每一个所述宏单元内确定每个reg的布局位置。本发明提供的方法，能够将同一区域时钟驱动的寄存器的物理位置设置在一个较小的区域内，实现了FPGA布局的优化，减小后续时钟线的布线长度，提高可布性，降低FPGA芯片的功耗。
- 一种单粒子加固的可编程用户寄存器电路-201610109372.7
- 张彦龙;张进成;倪劼;赵元富;李学武;孙华波;王文锋 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2016-02-26 - 2018-11-06 - H03K19/177
- 一种单粒子加固的可编程用户寄存器电路，通过对传统锁存器采用双冗余互锁结构的电路实现用户寄存器的单粒子加固设计，在此基础上加入多模可编程控制开关使用户寄存器能够在多种工作模式间切换，采用了多电源多模控制器电路，在数据路径上使用用户逻辑电源，在可编程开关上使用多模开关控制电源能够完全消除双冗余互锁结构的单粒子加固设计和可编程开关产生的时序影响。本发明单粒子加固指标比传统寄存器提高3个数量级，并且可以实现边沿触发器、电平锁存器、同步/异步的置位/复位、数据保持等可编程功能，使用户在使用可编程用户寄存器时具有更高的灵活性、更好的时序性能和极高的抗单粒子加固指标。
- 一种非易失性查找表电路的实现方法-201610201319.X
- 叶勇;亢勇;景蔚亮;陈邦明 - 上海新储集成电路有限公司
- 2016-04-01 - 2018-10-23 - H03K19/177
- 本发明涉及一种可编程逻辑门阵列的实现方法，尤其涉及一种非易失性查找表电路的实现方法。字线选择控制器的输出端连接至非易失存储阵列的各个字线，控制所述字线选择控制器的某一路的输出端为低电平，则与该路输出端连接的字线上的存储单元都会被选通；多路数据选择器的选择信号由非易失性查找表电路的输入端进行控制，从而选择的位线和反位线输出到读出感应放大器；最后由读出感应放大器读取选中的位线和反位线上存储单元的存储内容。本发明提出一种非易失性查找表电路实现方法，采用的是可编程电阻和二极管相串联的非易失性存储阵列，相比传统SRAM编程，存储密度高，漏电流小，而且具备非易失性，非常适用于多上下文的FPGA应用。
- 可重构集成电路-201210141356.8
- 张旭;C·J·莱玛;刘凯;陆思安;王浩;章沙雁;张旺根 - 恩智浦美国有限公司
- 2012-05-09 - 2018-10-19 - H03K19/177
- 一种可重构集成电路（IC），具有包括电路输入端子和电路输出端子的IC接口端子。旁通控制器和旁通电路相互耦接，并且，旁通控制器和旁通电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。处理电路具有与旁通电路耦接的多个电路模块。处理电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。在操作中，旁通控制器控制旁通电路将IC接口端子中的至少一对IC接口端子选择性地耦接在一起，所述IC接口端子对包括电路输入端子中的一个和电路输出端子中的一个。当所述对的IC接口端子耦接在一起时，电路模块中的至少一个被与所述对的IC接口端子选择性地去耦接。
- 输入/输出电路以及实现输入/输出电路的方法-201480047359.2
- A·塞沃尼;P·乌帕德亚雅 - 赛灵思公司
- 2014-04-09 - 2018-10-12 - H03K19/177
- 描述了在集成电路(100)中实现的输入/输出电路(102)。输入/输出电路包括输入/输出焊垫(202,204)以及耦接到输入/输出焊垫的电压控制电路(229)。所述电压控制电路为第一输入/输出焊垫设置电压，当第一输入/输出焊垫实现为输入焊垫(RX模式控制：高)时，设置为第一电压，当第一输入/输出焊垫实现为输出焊垫(RX模式控制：低)时，设置为第二电压。还描述了在集成电路中实现输入/输出电路的方法。
- 具备存储器的集成电路以及写入方法-201710810739.2
- 松本麻里;安田心一 - 株式会社东芝
- 2017-09-11 - 2018-09-25 - H03K19/177
- 一种集成电路，具备：第1配线及第2配线；存储元件，具有连接于第1配线的第1端子及连接于第2配线的第2端子，电阻能够变化为高电阻状态和低电阻状态；第1晶体管，源极及漏极中的一方连接于第1配线的一端，具有高介电金属栅；第1电路，向第1端子与第2端子之间施加第1写入电压，使存储元件的电阻从高电阻状态变化为低电阻状态；第2电路，读取存储元件的电阻，将读取出的电阻值与规定值进行比较；第3电路，在读取出的电阻值比规定值大的情况下，将第1晶体管的阈值电压降低；第4电路，在阈值电压降低之后，将第1写入电压以上的第2写入电压施加到第1端子与第2端子之间；以及第5电路，使第1晶体管的阈值电压上升。
- 基于三维印录存储器的可编程门阵列-201710122783.4
- 张国飙 - 成都海存艾匹科技有限公司
- 2017-03-03 - 2018-09-14 - H03K19/177
- 为了弥补传统门阵列只能实现逻辑编程的缺陷，本发明提出一种基于三维印录存储器（3D‑P）的可编程门阵列。它含有多个可编程计算单元，每个可编程计算单元含有多个3D‑P阵列，每个3D‑P阵列存储一种基本复杂计算的查找表（LUT）。每个计算单元还含有一个可编程连接，用于在多个LUT中选择所需基本复杂计算的LUT，从而实现复杂计算的编程，即同一硬件在设置信号控制下可以选择性地实现不同的复杂计算功能。
- 查找表架构-201380012893.5
- 理查德·费朗 - 索泰克公司
- 2013-02-22 - 2018-09-14 - H03K19/177
- 本发明涉及查找表架构和包括查找表架构的FPGA；该查找表架构(6000)包括：寄存器组(6200、6300)，该寄存器组(6200、6300)包括多个寄存器，该多个寄存器被配置为发出寄存器信号；以及可编程逻辑(6100)，该可编程逻辑(6100)包括被配置为至少由寄存器信号控制的多个传输门；寄存器组和所述可编程逻辑形成查找表，其中，传输门沿单个方向设置。
- 一种基于与或非结构的可编程逻辑单元-201510988404.0
- 黄志洪;韦援丰;杨立群;李威;魏星;江政泓;林郁;杨海钢 - 中国科学院电子学研究所
- 2015-12-24 - 2018-09-11 - H03K19/177
- 本发明公开了一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能；其中，所述与或非基本单元包括：上拉网络pFET逻辑电路模块和下拉网络nFET逻辑电路模块；上拉网络pFET逻辑电路模块包括至少一个第一至至少一个第五pFET管，所述下拉网络nFET逻辑电路模块包括至少一个第一至至少一个第五nFET管。本发明采用可编程与或非门(NANDOR)作为基本AIC单元，相比于与非锥结构，信号所需通过的电路级数少，面积更小，速度可更快，通过调整管子参数在实现不同功能延时差异较小。
- 专利分类
