[发明专利]计算成像管线有效
| 申请号： | 201480045179.0 | 申请日： | 2014-08-06 |
| 公开（公告）号： | CN105765623B | 公开（公告）日： | 2020-04-07 |
| 发明（设计）人： | 大卫·莫洛尼;理查德·里士满;大卫·多诺霍;布兰登·巴里;科马克·布里克;奥维迪乌·安德烈·韦萨 | 申请（专利权）人： | 大卫·莫洛尼;理查德·里士满;大卫·多诺霍;布兰登·巴里;科马克·布里克;奥维迪乌·安德烈·韦萨 |
| 主分类号： | G06T1/20 | 分类号： | G06T1/20;G06T1/60;G09G5/36;G09G5/397 |
| 代理公司： | 北京品源专利代理有限公司 11332 | 代理人： | 杨生平;钟锦舜 |
| 地址： | 爱尔兰*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请总体上涉及并行处理装置。所述并行处理装置可包括多个处理元件、存储器子系统和互连系统。所述存储器子系统可包括多个存储器片，所述多个存储器片中的至少一个与所述多个处理元件中的一个相关联，并且包括多个随机存取存储器(RAM)图块，每个图块具有单独的读取和写入端口。所述互连系统被配置来耦接所述多个处理元件和所述存储器子系统。所述互连系统包括局部互连和全局互连。 | ||
| 搜索关键词： | 计算 成像 管线 | ||
【主权项】：
一种并行处理装置，所述处理装置包括：多个处理元件，其每个被配置来执行指令；存储器子系统，其包括多个存储器片，所述多个存储器片包括与所述多个处理元件中的一个相关联的第一存储器片，其中所述第一存储器片包括每个具有单独的读取和写入端口的多个随机存取存储器(RAM)图块；以及互连系统，其被配置来耦接所述多个处理元件和所述存储器子系统，其中所述互连系统包括：局部互连，其被配置来耦接所述第一存储器片和所述多个处理元件中的所述一个；以及全局互连，其被配置来耦接所述第一存储器片和剩余的所述多个处理元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大卫·莫洛尼;理查德·里士满;大卫·多诺霍;布兰登·巴里;科马克·布里克;奥维迪乌·安德烈·韦萨，未经大卫·莫洛尼;理查德·里士满;大卫·多诺霍;布兰登·巴里;科马克·布里克;奥维迪乌·安德烈·韦萨许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480045179.0/，转载请声明来源钻瓜专利网。
- 上一篇：深度图生成的方法及系统
- 下一篇：一种支付方法及智能手环
