[发明专利]计算成像管线

权利要求书

1.一种并行处理装置，所述处理装置包括：

多个处理元件，其被构造来执行指令；

存储器子系统，其包括多个存储器片，所述存储器子系统包括与所述多个处理元件中的第一个相对应的存储器片中的第一个，其中所述存储器片中的第一个包括每个具有单独的读取和写入端口的多个随机存取存储器(RAM)图块；以及

多个仲裁块，所述多个仲裁块中的相应仲裁块与以下两者都相关联：(a)所述多个处理元件中的第一个以及(b)所述多个RAM图块中的相应RAM图块，所述多个仲裁块中的第一个用于：

响应于确定所述处理元件中的第一个的访问请求是针对所述存储器片中的第一个，向所述多个处理元件中的第一个发送访问授权消息；以及

响应于确定所述处理元件中的第一个的访问请求不是针对被包括在所述存储器子系统中的所述存储器片中的第一个，将来自所述多个处理元件中的第一个的请求路由到互连系统。

2.如权利要求1所述的并行处理装置，其中所述多个仲裁块中的第一个被构造来以循环法方式将所述访问授权消息发送到所述多个处理元件中的第一个。

3.如权利要求1所述的并行处理装置，其中所述多个仲裁块包括冲突检测器，所述冲突检测器被构造来监视对所述多个RAM图块中的相应RAM图块的存储器访问请求，以及确定所述多个处理元件中的两个或更多个是否试图同时访问所述多个RAM图块中的相应RAM图块。

4.如权利要求3所述的并行处理装置，其中所述冲突检测器耦接至多个地址解码器，其中所述多个地址解码器中的相应地址解码器耦接至所述多个处理元件中的相应处理元件，并且被构造来确定所述多个处理元件中的一个是否试图访问与所述多个仲裁块中的第一个相关联的所述多个RAM图块中的相应RAM图块。

5.如权利要求1所述的并行处理装置，其中所述多个处理元件包括向量处理器或硬件加速器中的至少一个。

6.如权利要求5所述的并行处理装置，其还包括每个被构造来提供对所述多个存储器片中的相应存储器片的访问的多个存储器片控制器。

7.如权利要求6所述的并行处理装置，其中所述互连系统包括被构造来提供在所述向量处理器中的至少一个与所述存储器子系统之间的通信的第一总线。

8.如权利要求7所述的并行处理装置，其中所述互连系统包括被构造来提供在所述硬件加速器中的至少一个与所述存储器子系统之间的通信的第二总线系统。

9.如权利要求8所述的并行处理装置，其中所述第二总线系统包括片地址请求过滤器，所述片地址请求过滤器被构造来通过从所述硬件加速器的相应一个接收存储器访问请求，以及通过向所述硬件加速器的相应一个授予对所述存储器子系统的访问，调解在所述硬件加速器中的至少一个与所述存储器子系统之间的通信。

10.如权利要求1所述的并行处理装置，其中所述多个处理装置中的一个包括用于增加所述存储器子系统的吞吐量的缓冲区，其中在所述缓冲区中的元件数目大于用于检索来自所述存储器子系统的数据的循环的数目。