[发明专利]计算成像管线有效
申请号: | 201480045179.0 | 申请日: | 2014-08-06 |
公开(公告)号: | CN105765623B | 公开(公告)日: | 2020-04-07 |
发明(设计)人: | 大卫·莫洛尼;理查德·里士满;大卫·多诺霍;布兰登·巴里;科马克·布里克;奥维迪乌·安德烈·韦萨 | 申请(专利权)人: | 大卫·莫洛尼;理查德·里士满;大卫·多诺霍;布兰登·巴里;科马克·布里克;奥维迪乌·安德烈·韦萨 |
主分类号: | G06T1/20 | 分类号: | G06T1/20;G06T1/60;G09G5/36;G09G5/397 |
代理公司: | 北京品源专利代理有限公司 11332 | 代理人: | 杨生平;钟锦舜 |
地址: | 爱尔兰*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 计算 成像 管线 | ||
本申请总体上涉及并行处理装置。所述并行处理装置可包括多个处理元件、存储器子系统和互连系统。所述存储器子系统可包括多个存储器片,所述多个存储器片中的至少一个与所述多个处理元件中的一个相关联,并且包括多个随机存取存储器(RAM)图块,每个图块具有单独的读取和写入端口。所述互连系统被配置来耦接所述多个处理元件和所述存储器子系统。所述互连系统包括局部互连和全局互连。
相关申请的交叉引用
本申请要求2013年11月18日提交的题目为“APPARATUS,SYSTEMS,AND METHODSFOR PROVIDING COMPUTATIONAL IMAGING PIPELINE”的美国专利申请号14/082,396的更早优先权日的权益,所述专利申请要求2013年11月6日提交的题目为“APPARATUS,SYSTEMS,AND METHODS FOR PROVIDING CONFIGURABLE AND COMPOSABLE COMPUTATIONAL IMAGINGPIPELINE”的罗马尼亚专利申请OSIM Registratura A/00812的优先权,并且要求2013年8月8日提交的题目为“CONFIGURABLE AND COMPOSABLE COMPUTATIONAL IMAGING PIPELINE”的英国专利申请号GB1314263.3的优先权。本申请还要求2013年11月18日提交的题目为“APPARATUS,SYSTEMS,AND METHODS FOR PROVIDING CONFIGURABLE COMPUTATIONALIMAGING PIPELINE”的美国专利申请号14/082,645的更早优先权日的权益,所述专利申请要求2013年11月6日提交的题目为“APPARATUS,SYSTEMS,AND METHODS FOR PROVIDINGCONFIGURABLE AND COMPOSABLE COMPUTATIONAL IMAGING PIPELINE”的罗马尼亚专利申请OSIM Registratura A/00812的优先权,并且要求2013年8月8日提交的题目为“CONFIGURABLE AND COMPOSABLE COMPUTATIONAL IMAGING PIPELINE”的英国专利申请号GB1314263.3的优先权。所述申请案中的每一个的全部内容在此均以引用的方式并入到本文中。
技术领域
本申请大体涉及适用于图像和视频处理的处理装置。
背景技术
因为图像分辨率和帧速率较高,每秒以数百兆像素的高聚合像素速率是普通的,所以计算图像和视频处理在存储器带宽方面是非常高要求的。此外,由于该领域处于其相对初期,算法处于恒定通量。因此,由于对算法的改变可意味着不能够适配,所以难以完全以硬件实施它们。同时,只依靠处理器中的实施方式的软件方法是不现实的。因此,大体希望提供可适应处理器和硬件加速器的灵活架构/基础结构。
同时,对于此类视频和图像处理的需求较大程度来自便携式电子装置(例如,平板计算机和移动装置),其中功率消耗是一个关键考虑因素。因此,一般需要灵活基础结构来耦接可编程多核处理器和硬件加速器与允许它们以对于便携式电子装置必需的低功率水平递送持续的数据传输速率的高带宽存储器子系统。
发明内容
根据公开的主题,本发明提供用于提供可配置和可组合计算成像管线的设备、系统和方法。
公开的主题包括并行处理装置。处理装置包括各自被配置来执行指令的多个处理元件,以及包括多个存储器片(包括与所述多个处理元件中的一个相关联的第一存储器片)的存储器子系统。第一存储器片包括各自具有单独的读取和写入端口的多个随机存取存储器(RAM)图块。并行处理装置可包括被配置来耦接多个处理元件和存储器子系统的互连系统。互连系统可包括被配置来耦接第一存储器片和多个处理元件中的一个的局部互连,和被配置来耦接第一存储器片和剩余的多个处理元件的全局互连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大卫·莫洛尼;理查德·里士满;大卫·多诺霍;布兰登·巴里;科马克·布里克;奥维迪乌·安德烈·韦萨,未经大卫·莫洛尼;理查德·里士满;大卫·多诺霍;布兰登·巴里;科马克·布里克;奥维迪乌·安德烈·韦萨许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201480045179.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:深度图生成的方法及系统
- 下一篇:一种支付方法及智能手环