[发明专利]用于检测通孔的电学测试结构的制备方法

摘要

本发明提供了用于检测通孔的电学测试结构的制备方法，通过在设计版图时，将通孔图形与多条相邻的金属图形的重叠区相交叉连接，且通孔图形的尺寸大于目标通孔的尺寸，使得后续在光刻胶中形成的通孔图案大于目标通孔图形尺寸，从而扩大了光刻的工艺窗口，提高了光刻分辨率和光刻精度；并且，以硬掩膜层为掩膜，将硬掩膜层中的上层金属图案刻蚀到刻蚀阻挡层和上介质层中，从而形成目标通孔图案；目标通孔的尺寸由硬掩膜层中的上金属图案的尺寸和通孔尺寸共同来决定，而不是由光刻胶中的通孔图形的尺寸来决定，因此，无需对通孔图形进行拆分，就可以获得间距更小的目标通孔，并且扩大了工艺窗口、提高了光刻分辨率。

主权项

一种用于检测通孔电阻和漏电的电学测试结构的制备方法，在一表面具有下介质层的半导体衬底上进行，其特征在于，包括：步骤01：设计版图；所述版图包括：按一定间距排列的多条金属图形和与多条相邻的金属图形交叉连接的通孔图形；其中，每条所述金属图形由上层金属图形和下层金属图形构成；所述上层金属图形的端部和与之相邻的所述下层金属图形的端部重叠，以形成重叠区；所述通孔图形与多条相邻金属图形上的所述重叠区相连接，且所述通孔图形的尺寸大于目标通孔的尺寸；步骤02：采用所述版图中的所述下层金属图形，在所述半导体衬底表面的下介质层中刻蚀出多条下层金属图案，并在所述多条下层金属图案中填充金属，以形成下层金属；步骤03：在完成所述步骤02的半导体衬底上依次沉积上介质层、刻蚀阻挡层和硬掩膜层；步骤04：采用所述版图中的所述上层金属图形，经光刻和刻蚀，在所述硬掩膜层中形成多条上层金属图案；步骤05：在完成所述步骤04的半导体衬底上涂覆光刻胶；然后采用所述版图中的所述通孔图形，在所述光刻胶中形成所述通孔图案；步骤06：通过刻蚀工艺，刻蚀所述刻蚀阻挡层和所述上介质层，并停止于所述上介质层中，从而在部分所述上介质层中形成目标通孔图案；步骤07：去除所述硬掩膜层表面的残余光刻胶；步骤08：以所述硬掩膜层为掩膜，继续向下刻蚀所述上介质层，直至暴露出所述下层金属表面，从而在所述上介质层中形成上层金属图案和所述目标通孔；其中，所述目标通孔的尺寸由所述光刻胶中的所述通孔图案与所述硬掩膜层中的所述上层金属图案的重叠区域决定；步骤09：去除所述刻蚀阻挡层和所述硬掩膜层，然后向所述目标通孔中和所述上层金属图案中填充金属，以形成填充通孔和上层金属。