[发明专利]一种SRAM型FPGA的可靠性优化方法

摘要

本发明提供一种针对SRAM型FPGA的可靠性优化方法，该方法包括如下步骤：以查找表LUT为单位，建立含有逻辑屏蔽效应的功能等价类；对网表中各查找表的可靠性进行评估；根据可靠性评估的结果，对于电路中输入地址线未完全使用的查找表，进行可靠性优化；对优化后的电路可靠性进行评估，计算优化效果；本发明充分利用FPGA电路中存在的空闲资源，在不带来额外面积开销的前提下有效提高电路可靠性，并且具有计算复杂度低，对电路性能影响小，不依赖于特定FPGA芯片物理结构，应用范围广等特点。

主权项

一种SRAM型FPGA的可靠性优化方法，所述SRAM型FPGA中的基本结构单元为查找表，其特征在于包括如下步骤：(1)、对电路网表中各查找表进行可靠性评估，即采用立方分析法计算得到各查找表的电路软错误率，并进行累加得到电路网表的电路软错误率SER，具体计算公式如下：$\mathrm{SNR}=\underset{m=1}{\overset{N_{\mathrm{nets}}}{\mathrm{\Σ}}}{\mathrm{NER}}_m*{\mathrm{EPP}}_m$其中，N_nets为所述电路网表中连线的总数量；NER_m为第m条连线上发生故障的概率；EPP_m表示第m条连线上发生的故障会影响电路网表正常功能的概率；(2)、遍历电路网表中所有查找表，查找各查找表中的空闲输入地址线，并对存在空闲输入地址线的查找表进行功能等价类建立，即以查找表为单位，建立功能等价类，选取已使用的输入地址线进行优化处理，具体实现方法如下：(2a)、如果所述查找表中存在一根空闲的输入地址线，则建立功能等价类1.x对所述查找表中一根已使用的输入地址线上的SA0故障或SA1故障进行屏蔽，即将所述已使用的输入地址线作为优化对象，将所述空闲的输入地址线与被优化的输入地址线的起点连接在一起，对所述被优化的输入地址线上的SA0故障或SA1故障进行屏蔽；(2b)、如果所述查找表中存在两条空闲的输入地址线，则建立功能等价类2对所述查找表中一根已使用的输入地址线上的SA0故障和SA1故障进行屏蔽，即将所述已使用的输入地址线作为优化对象，将所述两根空闲的输入地址线与作为优化对象的输入地址线起点连接在一起，对所述被优化的输入地址线上的故障进行屏蔽；(2c)、如果所述查找表中存在N根空闲的输入地址线和M根已使用的输入地址线，其中N、M均为正整数且N>2，则建立由功能等价类1.x和功能等价类2组合得到的复合功能等价类，对已使用的输入地址线进行优化处理；(3)、采用立方分析法对步骤(3)经过优化处理的电路网表进行可靠性评估，计算得到优化后的电路软错误率SER_better；(4)、重复步骤(2)～(3)，遍历所有的优化处理过程，对各优化处理过程的电路软错误率进行比较，得到最优优化处理过程，即所述的最优优化处理过程对应的电路软错误率最小。