[发明专利]芯片可靠度的测试板及其测试系统有效
| 申请号： | 201410833847.8 | 申请日： | 2014-12-29 |
| 公开（公告）号： | CN105807201B | 公开（公告）日： | 2018-09-28 |
| 发明（设计）人： | 张圣如;柯正贤;郭烜超;荻野亮一;陈甫埕 | 申请（专利权）人： | 力晶科技股份有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28;G01R31/01 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种芯片可靠度的测试板及其测试系统。芯片可靠度的测试板用以承载多数个芯片。芯片依据阵列排列形式被配置在测试板上以形成多数个芯片行及多数个芯片列。芯片可靠度的测试板包括多数条输出数据线以及多数条输入数据线。多数条输出数据线分别耦接至该些芯片列上的芯片的数据输出接脚。多数条输入数据线分别耦接至芯片列上的芯片的数据输入接脚。其中，输出数据线分别连接至可靠度测试机台的多数个数据接收端子，输入数据线分别连接至可靠度测试机台的多数个第一时钟脉冲信号端子。 | ||
| 搜索关键词： | 芯片 可靠 测试 及其 系统 | ||
【主权项】：
1.一种芯片可靠度的测试板，用以承载多数个芯片，该些芯片依据阵列排列形式被配置在该测试板上以形成多数个芯片行及多数个芯片列，该测试板包括：多数条输出数据线，分别耦接至该些芯片列上的芯片的数据输出接脚；多数条输入数据线，分别耦接至该些芯片列上的芯片的数据输入接脚，其中，该些输出数据线分别连接至一可靠度测试机台的多数个数据接收端子，该些输入数据线分别连接至该可靠度测试机台的多数个第一时钟脉冲信号端子；以及多数个控制信号线，分别耦接至该些芯片的写入保护接脚以及系统时钟脉冲信号接脚，其中，该些控制信号线用以耦接至该可靠度测试机台的多数条第三时钟脉冲信号端子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力晶科技股份有限公司，未经力晶科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410833847.8/，转载请声明来源钻瓜专利网。
- 上一篇：集成电路测试板卡
- 下一篇：一种反应高压架空线路运行状态的寻址器
