[发明专利]RFID防伪电路

摘要

RFID防伪电路，涉及RFID技术。本发明包括RFID单元，其特征在于，还包括静电击穿单元和检测放大单元；所述静电击穿单元包括击穿NMOS管和前置二极管保护电路、后置二极管保护电路，PAD端通过前置二极管保护电路连接击穿NMOS管的栅极，击穿NMOS管的栅极还通过后置二极管保护电路连接第一输出点；击穿NMOS管的源极和漏极接地；第一输出点通过检测放大单元接RFID单元。使芯片能通过静电击穿改变内部状态但又不至于损坏。在发生静电击穿后，即确保芯片无法被回收利用，又能确保原来的追溯信息能被正确读取。

主权项

1.RFID防伪电路，包括RFID单元，其特征在于，还包括静电击穿单元和检测放大单元；所述静电击穿单元包括击穿NMOS管(NM0)和前置二极管保护电路、后置二极管保护电路，PAD端通过前置二极管保护电路连接击穿NMOS管(NM0)的栅极，击穿NMOS管(NM0)的栅极还通过后置二极管保护电路连接第一输出点(P0)；击穿NMOS管(NM0)的源极和漏极接地；第一输出点(P0)通过检测放大单元接RFID单元；所述检测放大单元的结构为：第一PMOS管(PM1)的源极接UNK端，栅极和漏极接第一连接点(P1)，BN端接第一连接点(P1)；第二PMOS管(PM2)的源极接UNK端，栅极接第一连接点(P1)，漏极接第二连接点(P2)；第三PMOS管(PM3)的栅极接第一连接点(P1)，源极接UNK端，漏极接第三连接点(P3)；第一NMOS管(NM1)栅极和漏极接第一连接点(P1)，源极接地；第二NMOS管(NM2)漏极接第二连接点(P2)，栅极和源极接地；第三NMOS管(NM3)漏极和栅极接第二连接点(P2)，源极接地；第四NMOS管(NM4)栅极接第二连接点(P2)，源极接地，漏极接第三连接点(P3)；第一输出点(P0)通过电阻(R0)接第二连接点(P2)；第四PMOS管(PM4)源极和衬底接VDD端，漏极接第五PMOS管(PM5)的源极，栅极接第三连接点(P3)；第五PMOS管(PM5)的衬底接VDD端，漏极接第二输出点OUT，栅极接第三连接点(P3)；第六PMOS管(PM6)的衬底接VDD端，漏极接地，栅极接第二输出点OUT，源极接第四PMOS管(PM4)的漏极；第五NMOS管(NM5)衬底接地，漏极接第二输出点OUT，栅极接第三连接点(P3)；源极接第六NMOS管(NM6)的漏极；第六NMOS管(NM6)源极和衬底接地，栅极接第三连接点(P3)；第七NMOS管(NM7)的栅极接第二输出点OUT，漏极接VDD端，源极接第五NMOS管(PM5)的源极，衬底接地；第二输出点OUT是检测放大单元向RFID单元的信号输出端；所述UNK端为一电压高于VDD的电压源，所述BN端为偏置电压源。