[发明专利]RFID防伪电路

权利要求书

1.RFID防伪电路，包括RFID单元，其特征在于，还包括静电击穿单元和检测放大单元；

所述静电击穿单元包括击穿NMOS管(NM0)和前置二极管保护电路、后置二极管保护电路，PAD端通过前置二极管保护电路连接击穿NMOS管(NM0)的栅极，击穿NMOS管(NM0)的栅极还通过后置二极管保护电路连接第一输出点(P0)；击穿NMOS管(NM0)的源极和漏极接地；

第一输出点(P0)通过检测放大单元接RFID单元；

所述检测放大单元的结构为：

第一PMOS管(PM1)的源极接UNK端，栅极和漏极接第一连接点(P1)，BN端接第一连接点(P1)；

第二PMOS管(PM2)的源极接UNK端，栅极接第一连接点(P1)，漏极接第二连接点(P2)；

第三PMOS管(PM3)的栅极接第一连接点(P1)，源极接UNK端，漏极接第三连接点(P3)；

第一NMOS管(NM1)栅极和漏极接第一连接点(P1)，源极接地；

第二NMOS管(NM2)漏极接第二连接点(P2)，栅极和源极接地；

第三NMOS管(NM3)漏极和栅极接第二连接点(P2)，源极接地；

第四NMOS管(NM4)栅极接第二连接点(P2)，源极接地，漏极接第三连接点(P3)；

第一输出点(P0)通过电阻(R0)接第二连接点(P2)；

第四PMOS管(PM4)源极和衬底接VDD端，漏极接第五PMOS管(PM5)的源极，栅极接第三连接点(P3)；

第五PMOS管(PM5)的衬底接VDD端，漏极接第二输出点OUT，栅极接第三连接点(P3)；

第六PMOS管(PM6)的衬底接VDD端，漏极接地，栅极接第二输出点OUT，源极接第四PMOS管(PM4)的漏极；

第五NMOS管(NM5)衬底接地，漏极接第二输出点OUT，栅极接第三连接点(P3)；源极接第六NMOS管(NM6)的漏极；

第六NMOS管(NM6)源极和衬底接地，栅极接第三连接点(P3)；

第七NMOS管(NM7)的栅极接第二输出点OUT，漏极接VDD端，源极接第五NMOS管(PM5)的源极，衬底接地；

第二输出点OUT是检测放大单元向RFID单元的信号输出端；

所述UNK端为一电压高于VDD的电压源，所述BN端为偏置电压源。

2.如权利要求1所述的RFID防伪电路，其特征在于，所述前置二极管保护电路包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第一二极管(D1)、第二二极管(D2)、第三二极管(D3)，

第一电阻(R1)、第二电阻(R2)、第三电阻(R3)顺次串联于PAD端和击穿NMOS管(NM0)的栅极之间，

第一二极管(D1)正极接地，负极接PAD端；

第二二极管(D2)正极接地，负极接第一电阻(R1)和第二电阻(R2)的连接点；

第三二极管(D3)正极接地，负极接第二电阻(R2)和第三电阻(R3)的连接点。

3.如权利要求1所述的RFID防伪电路，其特征在于，所述后置二极管保护电路包括第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第四二极管(D4)、第五二极管(D5)、第六二极管(D6)，

第四电阻(R4)、第五电阻(R5)、第六电阻(R6)顺次串联于击穿NMOS管(NM0)的栅极和第一输出点(P0)之间，

第四二极管(D4)正极接地，负极接第四电阻(R4)和第五电阻(R5)的连接点；

第五二极管(D5)正极接地，负极接第五电阻(R5)和第六电阻(R6)的连接点；

第六二极管(D6)正极接地，负极接第一输出点(P0)。