[发明专利]多通道DVI图像融合校正控制主机

摘要

发明公开了一种多通道DVI图像融合校正控制主机。由ARM CPU为管理中心，FPGA为图像处理单元，多路高分辨率DVI图像采集，严格并行，同步多路图像融合输出。主机设有1个ARM CPU主板、4个通道板。通道板内部包含数字图像处理电路的FPGA可编程逻辑器件、双链路DVI输入模块、双链路DVI输出模块、QDR2数据存取模块、DDR2数据存取模块。各部件分布在ARM核心板、主板及4个并行运行的通道板上。ARM核心板、通道板通过板间连接器与主板连接。主机之间可通过级联口扩展通道数。本发明有效克服传统PC计算集群价格昂贵、输出内容的同步实时性不能完全一致的缺点。嵌入式的FPGA图像处理单元有效缩小空间占用，双链路DVI输出图像分辨率高，可用不同变换参数表适应不同的投影屏幕。

主权项

一种多通道DVI图像融合校正控制主机，其特征在于：校正控制主机由ARM CPU为管理中心，高性能FPGA为图像处理单元，多路高分辨率DVI图像采集，实现图像像素级的几何、色彩校正，按严格并行同步方式实现多路图像无缝连接，融合输出；针对实际的工程项目需求，确定项目所需的通道数目n，配置与通道数目相同的n个FPGA板及其FPGA板上部件，并行处理n个DVI通道采集的图像；FPGA数字图像处理单元为FPGA可编程逻辑器件内部电路，完成高分辨率数字图像数据处理工作任务和n个通道同步控制任务；ARM CPU总线接口模块用来实现与ARM进行数据通信，用户通过在ARM上编程来实现对FPGA的控制和传输数据；在处理过程中，给各个投影通道图像处理器配置适用不同异形屏幕的变换参数表，以适应不同的异形投影屏幕的要求；校正控制主机由包含有ARM CPU总线接口模块、FPGA可编程逻辑器件、DVI输入模块、DVI输出模块、QDR2数据存取模块、DDR2数据存取模块构成，FPGA可编程逻辑器件内部包含有数字图像处理单元；ARM CPU模块设置在ARM核心板上，FPGA可编程逻辑器件、DVI输入模块、DVI输出模块、QDR2数据存取模块、DDR2数据存取模块设置在通道FPGA板上，DVI输入模块安装在通道FPGA板DVI输入口(9)上，DVI输出模块安装在通道FPGA板DVI输出口(8)上；ARM核心板通过板间连接器(18)与主板连接，通道FPGA板通过板间连接器(21)及其铜螺柱支架(17)与主板连接；主板上配置与ARM和FPGA可编程逻辑器件连接的网络接口、级联口、串口和SD卡，主机及各个通道间通过级联口实现级联同步。