[发明专利]基于FPGA的带自检校正功能的PCIE数据采集装置及方法

摘要

本发明涉及一种基于FPGA的带自检校正功能的PCIE数据采集装置及方法，其解决了现有数据采集装置低速率、精度低、信噪比低、容量小、无自检校正功能的技术问题，其包括模拟信号输入接口、切换开关、DAC数模转换单元、一级滤波单元、差分放大单元、ADC模数转换单元、时钟单元、FPGA单元，切换开关与模拟信号输入接口连接，一级滤波单元与切换开关连接，差分放大单元与一级滤波单元连接，ADC模数转换单元与差分放大单元连接，FPGA单元与ADC模数转换单元连接；DAC数模转换单元与切换开关连接，FPGA单元与DAC数模转换单元连接。其广泛用于测试测量设备的数据采集。

主权项

一种基于FPGA的带自检校正功能的PCIE数据采集装置，其特征是，包括模拟信号输入接口、切换开关、DAC数模转换单元、一级滤波单元、差分放大单元、ADC模数转换单元、时钟单元、FPGA单元，所述切换开关与所述模拟信号输入接口连接，所述一级滤波单元与所述切换开关连接，所述差分放大单元与所述一级滤波单元连接，所述ADC模数转换单元与所述差分放大单元连接，所述FPGA单元与所述ADC模数转换单元连接；所述时钟单元分两路输出端，一路与所述ADC模数转换单元连接，另一路与所述FPGA单元连接；所述DAC数模转换单元与所述切换开关连接，所述FPGA单元与所述DAC数模转换单元连接；所述FPGA单元连接有通信接口、触发信号输入单元和大容量存储单元；所述数据采集装置还设有隔离电源，所述隔离电源分别与所述差分放大单元、ADC模数转换单元、FPGA单元、时钟单元和通信接口连接；所述FPGA单元包括触发信号控制单元、采样数据接收单元、数字滤波单元、时钟处理单元、采集控制单元、递推平均滤波单元、自检校正单元、命令接收处理单元、数据通道切换开关、数据读取单元、数据存储单元、PCIE协议转换单元和DDR3协议转换单元；所述数字滤波单元与所述采样数据接收单元连接，所述递推平均滤波单元与所述数字滤波单元连接，所述数据存储单元与所述递推平均滤波单元连接，DDR3协议转换单元与数据存储单元连接，所述触发信号控制单元与所述采样数据接收单元连接，所述采集控制单元分别与所述触发信号控制单元和所述采样数据接收单元连接，所述命令接收处理单元与所述采集控制单元连接，所述PCIE协议转换单元与所述命令接收处理单元连接，所述递推平均滤波单元和所述PCIE协议转换单元之间通过所述数据通道切换开关连接，所述数据通道切换开关和所述DDR3协议转换单元之间通过所述数据读取单元连接，所述自检校正单元与所述递推平均滤波单元连接。