[发明专利]基于FPGA的带自检校正功能的PCIE数据采集装置及方法

说明书

技术领域

本发明涉及一种数据采集装置及数据采集方法，具体说是一种基于FPGA的带自检校正功能的PCIE数据采集装置及方法。

背景技术

测试测量设备的核心部分就是数据采集装置，一款高质量的采集装置能够提供给测试测量设备更加真实的现场数据。

现有的数据采集装置一般采用微处理器作为主要的控制模块，控制ADC采集和其它外围功能电路，构造比较简单，这样的采集装置主要存在以下技术缺陷：

(1)不带有自检校正功能，不能准确的消除装置本身的零点和增益误差；

(2)装置本身的噪声抑制能力薄弱，信噪比比较低，影响采集精度，无法获得真实的现场数据；

(3)存储单元容量小，无法存储大量的现场数据，限制了测试测量设备的测量能力和数据实时采集传输能力。

随着FPGA(Field Programmable Gate Array，现场可编程门阵列)的技术、数字滤波技术、高精度ADC以及高精度的晶振的发展，采用以上技术研制出新型数据采集装置来克服现有数据采集装置的不足以成为本领域技术人员研究的方向。

发明内容

本发明就是为了解决现有数据采集装置低速率、精度低、信噪比低、容量小、无自检校正功能的技术问题，提供一种高速率、高精度、高信噪比、大容量、可实时采集的基于FPGA的带自检校正功能的PCIE数据采集装置及方法。

本发明的技术方案是，提供一种基于FPGA的带自检校正功能的PCIE数据采集装置，包括模拟信号输入接口、切换开关、DAC数模转换单元、一级滤波单元、差分放大单元、ADC模数转换单元、时钟单元、FPGA单元，切换开关与模拟信号输入接口连接，一级滤波单元与切换开关连接，差分放大单元与一级滤波单元连接，ADC模数转换单元与差分放大单元连接，FPGA单元与ADC模数转换单元连接；时钟单元分两路输出端，一路与ADC模数转换单元连接，另一路与FPGA单元连接；DAC数模转换单元与切换开关连接，FPGA单元与DAC数模转换单元连接；

FPGA单元连接有通信接口、触发信号输入单元和大容量存储单元；

数据采集装置还设有隔离电源，隔离电源分别与差分放大单元、ADC模数转换单元、FPGA单元、时钟单元和通信接口连接；

FPGA单元包括触发信号控制单元、采样数据接收单元、数字滤波单元、时钟处理单元、采集控制单元、递推平均滤波单元、自检校正单元、命令接收处理单元、数据通道切换开关、数据读取单元、数据存储单元、PCIE协议转换单元和DDR3协议转换单元；数字滤波单元与采样数据接收单元连接，递推平均滤波单元与数字滤波单元连接，数据存储单元与递推平均滤波单元连接，DDR3协议转换单元与数据存储单元连接，触发信号控制单元与采样数据接收单元连接，采集控制单元分别与触发信号控制单元和采样数据接收单元连接，命令接收处理单元与采集控制单元连接，PCIE协议转换单元与命令接收处理单元连接，递推平均滤波单元和PCIE协议转换单元之间通过数据通道切换开关连接，数据通道切换开关和DDR3协议转换单元之间通过数据读取单元连接，所述自检校正单元与所述递推平均滤波单元连接。

优选地，时钟单元为±0.28ppm稳定度的晶振，ADC模数转换单元的采样精度为14位，采样速率为125MHz；通信接口为PCIE通信接口，大容量存储单元为DDR3存储器。

优选地，数据采集装置为三级滤波，一级滤波单元进行一级滤波，数字滤波单元进行二级滤波，递推平均滤波单元进行三级滤波；

数字滤波单元为FIR低通滤波器，其原理算法为：

其中y(n)为输出序列，x(n)为输入序列，h(i)为系数；

递推平均滤波单元的原理算法为：

其中y_n为第n次采样的滤波输出值，x_n-i为未进行滤波处理的n-i次采样值，N为算数平均数。

本发明还提供一种数据采集方法，包括以下步骤：

(1)上电初始化；

(2)DAC数模转换单元产生两个电压信号V₁和V₂，经过ADC模数转换单元采集和FPGA单元处理获得V_a1和V_a2，则增益误差系数为△X＝(V_a1-V_a2)/(V₁-V₂)，在进行正常的现场数据采集时，在采集的数值的基础上再乘以上述的增益误差系数之后即为校正之后的现场数据；