[发明专利]基于FPGA的带自检校正功能的PCIE数据采集装置及方法有效

专利信息
申请号: 201410579231.2 申请日: 2014-10-24
公开(公告)号: CN104317978B 公开(公告)日: 2017-07-28
发明(设计)人: 史振国;纪圣华;王建强;于娟;张永臣;刘伟;乔秋晓;张凯;贺春芝;李德和;王秀亮;姜昌海 申请(专利权)人: 威海北洋光电信息技术股份公司
主分类号: G06F17/40 分类号: G06F17/40
代理公司: 北京怡丰知识产权代理有限公司11293 代理人: 于振强
地址: 264209 山东省威海*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 fpga 自检 校正 功能 pcie 数据 采集 装置 方法
【权利要求书】:

1.一种基于FPGA的带自检校正功能的PCIE数据采集装置,其特征是,包括模拟信号输入接口、切换开关、DAC数模转换单元、一级滤波单元、差分放大单元、ADC模数转换单元、时钟单元、FPGA单元,所述切换开关与所述模拟信号输入接口连接,所述一级滤波单元与所述切换开关连接,所述差分放大单元与所述一级滤波单元连接,所述ADC模数转换单元与所述差分放大单元连接,所述FPGA单元与所述ADC模数转换单元连接;所述时钟单元分两路输出端,一路与所述ADC模数转换单元连接,另一路与所述FPGA单元连接;所述DAC数模转换单元与所述切换开关连接,所述FPGA单元与所述DAC数模转换单元连接;

所述FPGA单元连接有通信接口、触发信号输入单元和大容量存储单元;

所述数据采集装置还设有隔离电源,所述隔离电源分别与所述差分放大单元、ADC模数转换单元、FPGA单元、时钟单元和通信接口连接;

所述FPGA单元包括触发信号控制单元、采样数据接收单元、数字滤波单元、时钟处理单元、采集控制单元、递推平均滤波单元、自检校正单元、命令接收处理单元、数据通道切换开关、数据读取单元、数据存储单元、PCIE协议转换单元和DDR3协议转换单元;所述数字滤波单元与所述采样数据接收单元连接,所述递推平均滤波单元与所述数字滤波单元连接,所述数据存储单元与所述递推平均滤波单元连接,DDR3协议转换单元与数据存储单元连接,所述触发信号控制单元与所述采样数据接收单元连接,所述采集控制单元分别与所述触发信号控制单元和所述采样数据接收单元连接,所述命令接收处理单元与所述采集控制单元连接,所述PCIE协议转换单元与所述命令接收处理单元连接,所述递推平均滤波单元和所述PCIE协议转换单元之间通过所述数据通道切换开关连接,所述数据通道切换开关和所述DDR3协议转换单元之间通过所述数据读取单元连接,所述自检校正单元与所述递推平均滤波单元连接。

2.根据权利要求1所述的基于FPGA的带自检校正功能的PCIE数据采集装置,其特征在于,所述时钟单元为±0.28ppm稳定度的晶振,所述ADC模数转换单元的采样精度为14位,采样速率为125MHz;所述通信接口为PCIE通信接口,所述大容量存储单元为DDR3存储器。

3.根据权利要求1所述的基于FPGA的带自检校正功能的PCIE数据采集装置,其特征在于,所述数据采集装置为三级滤波,所述一级滤波单元进行一级滤波,所述数字滤波单元进行二级滤波,所述递推平均滤波单元进行三级滤波;

所述数字滤波单元为FIR低通滤波器,其原理算法为:

<mrow><mi>y</mi><mrow><mo>(</mo><mi>n</mi><mo>)</mo></mrow><mo>=</mo><munderover><mo>&Sigma;</mo><mrow><mi>i</mi><mo>=</mo><mn>0</mn></mrow><mrow><mi>n</mi><mo>-</mo><mn>1</mn></mrow></munderover><mi>h</mi><mrow><mo>(</mo><mi>i</mi><mo>)</mo></mrow><mi>x</mi><mrow><mo>(</mo><mi>n</mi><mo>-</mo><mi>i</mi><mo>)</mo></mrow></mrow>

其中y(n)为输出序列,x(n)为输入序列,h(i)为系数;

所述递推平均滤波单元的原理算法为:

<mrow><msub><mi>y</mi><mi>n</mi></msub><mo>=</mo><mfrac><mn>1</mn><mi>N</mi></mfrac><munderover><mo>&Sigma;</mo><mrow><mi>i</mi><mo>=</mo><mn>0</mn></mrow><mrow><mi>N</mi><mo>-</mo><mn>1</mn></mrow></munderover><msub><mi>x</mi><mrow><mi>n</mi><mo>-</mo><mi>i</mi></mrow></msub></mrow>

其中yn为第n次采样的滤波输出值,xn-i为未进行滤波处理的n-i次采样值,N为算数平均数。

4.一种应用权利要求1所述的基于FPGA的带自检校正功能的PCIE数据采集装置的数据采集方法,其特征在于包括以下步骤:

(1)上电初始化;

(2)所述DAC数模转换单元产生两个电压信号V1和V2,经过ADC模数转换单元采集和FPGA单元处理获得Va1和Va2,则增益误差系数为△X=(Va1-Va2)/(V1-V2),在进行正常的现场数据采集时,在采集的数值的基础上再乘以上述的增益误差系数之后即为校正之后的现场数据;

(3)DAC数模转换单元产生余弦信号,经过ADC模数转换单元采集,再通过FPGA单元确定基波和谐波频率的幅值,基波幅值为V2,谐波幅值为V2至V9,则谐波失真THD为:

<mrow><mi>T</mi><mi>H</mi><mi>D</mi><mo>=</mo><mi>s</mi><mi>q</mi><mi>r</mi><mi>t</mi><mo>&lsqb;</mo><mrow><mo>(</mo><msubsup><mi>&Sigma;</mi><mrow><mi>n</mi><mo>=</mo><mn>2</mn></mrow><mn>9</mn></msubsup><msup><msub><mi>V</mi><mi>n</mi></msub><mn>2</mn></msup><mo>)</mo></mrow><mo>/</mo><msup><msub><mi>V</mi><mn>1</mn></msub><mn>2</mn></msup><mo>&rsqb;</mo><mo>,</mo></mrow>

将该THD值与设定值比较,大于设定值则表示异常;

(4)所述FPGA单元中的采集控制单元接收命令接收处理单元转发的命令数据并配置触发信号控制单元和采样数据接收单元,其中包括触发信号的选择、采集长度的选择、递推平均滤波中累加次数的选择;

(5)所述采样数据接收单元在所述触发信号输入单元发出的触发信号和所述ADC模数转换单元发出的输出数据时钟信号的控制下开始采集现场数据;

(6)所述采样数据接收单元接收到的数据经过所述数字滤波单元和所述递推平均滤波单元进行数字滤波处理;

(7)经过滤波处理之后的数据通过DDR3协议转换单元存储到大容量存储单元中;

(8)所述采样数据接收单元判断采样数据量是否达到主机设定的要求,如果达到就退出采集执行下一步,否则返回到步骤(5)继续采集数据;

(9)本次数据采集结束,所述命令接收处理单元等待主机下发的读取数据的命令,并控制数据通道切换开关开启数据上传的通道,将大容量存储单元存储的数据经过通信接口上传至主机;

(10)所述命令接收处理单元接收主机下发的命令并解析判断是否进行下次采集,若继续采集则返回至步骤(5),否则退出,采集装置进入空闲等待状态。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威海北洋光电信息技术股份公司,未经威海北洋光电信息技术股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410579231.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top