[发明专利]一种高速接口数据发送与接收的方法和装置

摘要

本发明涉及通信领域，公开了一种高速接口数据发送与接收的方法和装置，用以避免因频率过高引起的数据采样序列错误，以及高频引起的测量工作和测量成本的增加，该方法为：在TX端配置clock generation模块和data generation模块，以及在RX端配置data check模块和data receiver模块；TX端根据系统通知确定比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。这样，不仅电路简单、易于实现、便于接口调试，同时也有效避免了因频率过高引起的数据采样序列错误，以及降低了测量成本。

主权项

1.一种高速接口数据发送与接收的装置，其特征在于，包括发送TX端和接收RX端，所述发送TX端包括数据产生data generation模块和时钟产生clock generation模块，所述接收RX端包括数据接收data receiver模块和数据检测data check模块，其中，在测试模式下，所述数据产生data generation模块，用于生成测试序列，并将测试序列发往接收RX端；所述时钟产生clock generation模块，用于对输入的时钟信号进行相位调整，并将相位调整结果发往接收RX端；若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；若时钟信号为高频信号，则在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位对时钟信号进行相位调整；所述数据接收data receiver模块，用于基于获得的相位调整结果对接收的包含所述测试序列的data进行采样，获得采样结果；所述数据检测data check模块，用于将获得的采样结果依次进行存储，获取采样序列，并将采样序列与预设的测试样本进行比较，获得比较结果，所述预设的测试样本与所述测试序列的内容相同；其中，所述时钟产生clock generation模块根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。