[发明专利]一种基于MOSFET零温度系数点的PUF电路

摘要

本发明公开了一种基于MOSFET零温度系数点的PUF电路，该PUF电路中偏差信号产生电路的偏差输出信号的大小由工艺参数决定，同时也受非工艺参数的影响，偏差信号产生电路接入控制电压使第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管工作在零温度系数点使其漏电流不受温度影响，同时第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻的阻值不小于10KΩ，温度对电阻阻值的影响可以忽略；优点是偏差信号产生电路克服了非工艺参数的影响，具有较高的鲁棒性，不增加其他电路的基础上，保证PUF电路具有高鲁棒性且电路面积开销较小。

主权项

一种基于MOSFET零温度系数点的PUF电路，包括至少一个PUF电路单元，所述的PUF电路单元包括偏差信号发生电路模组、信号选择电路和对比输出电路，其特征在于所述的偏差信号发生电路模组由两个偏差信号发生电路组成，所述的偏差信号发生电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻，所述的第一NMOS管的栅极、所述的第二NMOS管的栅极、所述的第三NMOS管的栅极、所述的第四NMOS管的栅极、所述的第五NMOS管的栅极、所述的第六NMOS管的栅极、所述的第七NMOS管的栅极和所述的第八NMOS管的栅极连接且其连接端为所述的偏差信号发生电路的控制电压输入端，所述的偏差信号发生电路的控制电压输入端接入控制电压，所述的控制电压使所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管、所述的第四NMOS管、所述的第五NMOS管、所述的第六NMOS管、所述的第七NMOS管和所述的第八NMOS管工作在零温度系数点，所述的第一电阻的一端、所述的第二电阻的一端、所述的第三电阻的一端、所述的第四电阻的一端、所述的第五电阻的一端、所述的第六电阻的一端、所述的第七电阻的一端和所述的第八电阻的一端连接且其连接端为所述的偏差信号发生电路的电源电压输入端，所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极、所述的第四NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的源极、所述的第七NMOS管的源极和所述的第八NMOS管的源极连接且其连接端为所述的偏差信号发生电路的接地端，所述的第一NMOS管的漏极和所述的第一电阻的另一端连接且其连接端为所述的偏差信号发生电路的第一偏差信号输出端，所述的第二NMOS管的漏极和所述的第二电阻的另一端连接且其连接端为所述的偏差信号发生电路的第二偏差信号输出端，所述的第三NMOS管的漏极和所述的第三电阻的另一端连接且其连接端为所述的偏差信号发生电路的第三偏差信号输出端，所述的第四NMOS管的漏极和所述的第四电阻的另一端连接且其连接端为所述的偏差信号发生电路的第四偏差信号输出端，所述的第五NMOS管的漏极和所述的第五电阻的另一端连接且其连接端为所述的偏差信号发生电路的第五偏差信号输出端，所述的第六NMOS管的漏极和所述的第六电阻的另一端连接且其连接端为所述的偏差信号发生电路的第六偏差信号输出端，所述的第七NMOS管的漏极和所述的第七电阻的另一端连接且其连接端为所述的偏差信号发生电路的第七偏差信号输出端，所述的第八NMOS管的漏极和所述的第八电阻的另一端连接且其连接端为所述的偏差信号发生电路的第八偏差信号输出端，所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管、所述的第四NMOS管、所述的第五NMOS管、所述的第六NMOS管、所述的第七NMOS管和所述的第八NMOS管的规格相同，所述的第一电阻、所述的第二电阻、所述的第三电阻、所述的第四电阻、所述的第五电阻、所述的第六电阻、所述的第七电阻和所述的第八电阻的阻值相同且不小于10KΩ，两个所述的偏差信号发生电路的第一偏差信号输出端、第二偏差信号输出端、第三偏差信号输出端、第四偏差信号输出端、第五偏差信号输出端、第六偏差信号输出端、第七偏差信号输出端和第八偏差信号输出端分别与所述的信号选择电路连接，所述的信号选择电路与所述的对比输出电路连接；所述的信号选择电路由两个八选一数据选择器组成，两个八选一数据选择器分别为第一数据选择器和第二数据选择器，第一个所述的偏差信号发生电路的第一偏差信号输出端、第二偏差信号输出端、第三偏差信号输出端、第四偏差信号输出端、第五偏差信号输出端、第六偏差信号输出端、第七偏差信号输出端和第八偏差信号输出端与所述的第一数据选择器的信号输入端连接，第二个所述的偏差信号发生电路的第一偏差信号输出端、第二偏差信号输出端、第三偏差信号输出端、第四偏差信号输出端、第五偏差信号输出端、第六偏差信号输出端、第七偏差信号输出端和第八偏差信号输出端与所述的第二数据选择器的信号输入端连接，第一数据选择器的信号输出端和第二数据选择器的信号输出端分别与所述的对比输出电路的信号输入端连接；所述的对比输出电路包括第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述的第九NMOS管的源极接地，所述的第九NMOS管的漏极、所述的第十NMOS管的漏极和所述的第十一NMOS管的漏极连接，所述的第十NMOS管的源极、所述的第十三NMOS管的漏极和所述的第十四NMOS管的漏极连接，所述的第十一NMOS管的源极、所述的第十二NMOS管的漏极和所述的第十三NMOS管的源极连接，所述的第十四NMOS管的源极、所述的第一PMOS管的漏极、所述的第二PMOS管的漏极、所述的第十二NMOS管的栅极和所述的第三PMOS管的栅极连接且其连接端为所述的对比输出电路的信号输出端，所述的第十二NMOS管的源极、所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第十四NMOS管的栅极和所述的第二PMOS管的栅极连接且其连接端为所述的对比输出电路的反相信号输出端，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极、所述的第四PMOS管的源极和所述的第十三NMOS管的栅极连接且其连接端为所述的对比输出电路的电源端，所述的第九NMOS管的栅极、所述的第一PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的对比输出电路的预充电信号输入端，所述的第十NMOS管的栅极为所述的对比输出电路的第一信号输入端，所述的第十一NMOS管的栅极为所述的对比输出电路的第二信号输入端。