[发明专利]改善UIS性能的沟槽式功率半导体器件及其制备方法

摘要

本发明涉及一种用于功率转换的MOSFET半导体器件，旨在提供具有较好非钳位感性开关切换能力的沟槽式功率半导体器件，优化沟槽式功率半导体器件的高雪崩击穿能力并提供制备该器件的方法。具有向下延伸至有源区台面结构内的第一接触孔，和具有向下延伸至过渡区台面结构内的第二接触孔，其中第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。 1

主权项

1.一种沟槽式功率半导体器件的制备方法，其特征在于，包括以下步骤：

提供一半导体衬底，包含底部衬底及位于底部衬底上方的外延层；

刻蚀外延层，形成一环形隔离沟槽和位于隔离沟槽内侧的有源沟槽，在隔离沟槽附近的一有源沟槽与隔离沟槽之间具有一有源至终端过渡区，介于有源区和终端区之间；

填充导电材料至隔离沟槽内，并在有源沟槽内制备栅极；

沉积一绝缘钝化层覆盖在半导体衬底上方；

刻蚀绝缘钝化层及过渡区、有源区各自的台面结构，形成贯穿绝缘钝化层、向下延伸至有源区台面结构内的第一接触孔，和形成贯穿绝缘钝化层、向下延伸至过渡区台面结构内的第二接触孔；

第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。

2.如权利要求1所述的方法，其特征在于，半导体衬底具第一导电类型，在沉积绝缘钝化层之前，先在外延层的顶部植入掺杂物形成一第二导电类型的本体层；以及

随后至少在有源区的本体层的顶部植入掺杂物形成一第一导电类型的顶部掺杂层。

3.如权利要求1所述的方法，其特征在于，在形成接触孔的步骤中：

将一掩膜覆盖在绝缘钝化层上方，并至少形成掩膜中的第一、第二开口；

用第一开口来刻蚀制备第一接触孔的同时，还用第二开口来刻蚀制备第二接触孔，第一开口比第二开口的尺寸要大。

4.如权利要求1所述的方法，其特征在于，在形成接触孔的步骤中：

将一第一掩膜覆盖在绝缘钝化层之上并在第一掩膜中至少形成第一开口，以第一开口刻蚀制备第一接触孔；

剥离第一掩膜后，将一第二掩膜覆盖在绝缘钝化层之上并在第二掩膜中至少形成第二开口，以第二开口刻蚀制备第二接触孔；

第一开口比第二开口具有更大的开口尺寸。

5.如权利要求2所述的方法，其特征在于，通过第一、第二接触孔，向过渡区、有源区各自的本体层中注入与本体层掺杂类型相同，但掺杂浓度更大的掺杂物以形成本体接触区；

由于第二接触孔相对第一接触孔而较小的深度值、宽度值，使形成于第二接触孔底部周围的本体接触区比形成于第一接触孔底部周围的本体接触区深度更浅、扩散范围更小。

6.一种沟槽式功率半导体器件，其特征在于，包括：

一半导体衬底，包含底部衬底及位于底部衬底上方的外延层；

设置在外延层中的一环形隔离沟槽和位于隔离沟槽内侧的有源沟槽，在隔离沟槽附近的一有源沟槽与隔离沟槽之间具有一有源至终端过渡区，介于有源区和终端区之间；

内衬于隔离沟槽、有源沟槽底部和侧壁的绝缘层，以及设置在隔离沟槽内的导电材料，和设置在有源沟槽内的栅极；

覆盖在半导体衬底上方的一绝缘钝化层；

贯穿绝缘钝化层、向下延伸至有源区台面结构内的第一接触孔，贯穿绝缘钝化层、向下延伸至过渡区台面结构内的第二接触孔；

第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。

7.如权利要求6所述的沟槽式功率半导体器件，其特征在于，设于第一、第二接触孔内的金属栓塞，和设于绝缘钝化层中对准隔离沟槽中导电材料的接触孔内的金属栓塞，都与绝缘钝化层上方交叠在有源区、过渡区及隔离沟槽之上的顶部金属电极电性接触。

8.如权利要求6所述的沟槽式功率半导体器件，其特征在于，半导体衬底具第一导电类型，在外延层的顶部形成有一第二导电类型的本体层，和至少在有源区的本体层的顶部形成有一第一导电类型的顶部掺杂层；

其中第一、第二接触孔终止在本体层内。

9.如权利要求8所述的沟槽式功率半导体器件，其特征在于，在第一、第二接触孔的底部周围植入有第二导电类型的本体接触区；

其中，第二接触孔底部周围的本体接触区的深度、扩散范围，分别对应比第一接触孔底部周围的本体接触区的深度、扩散范围要小。

10.如权利要求6所述的沟槽式功率半导体器件，其特征在于，设置在有源沟槽内的栅极包括位于有源沟槽内下部的屏蔽栅极和位于有源沟槽内上部的控制栅极，并在屏蔽栅极和控制栅极之间设置有绝缘层将它们绝缘隔离；

屏蔽栅极与隔离沟槽内的导电材料具有相同的电势。

11.一种沟槽式功率半导体器件，其特征在于，包括：

一半导体衬底，包含底部衬底及位于底部衬底上方的外延层；

设置在相邻第一沟槽之间的第一台面以及第一沟槽和第二沟槽之间的第二台面，其中第一、第二和第三沟槽从外延层的上表面延伸到外延层之中；

设置在第一台面从外延层的上表面延伸到外延层之中第一深度的源极区，源极区具有与外延层相同的导电类型且延伸第一台面的整个宽度；

设置在第一台面从源极区的底部向下延伸到外延层之中第二深度的第一本体区，第一本体区具有与外延层相反的导电类型且延伸第一台面的整个宽度；

设置在第二台面从外延层的上表面延伸到外延层之中第三深度的第二本体区，第二本体区具有与外延层相反的导电类型且延伸第二台面的整个宽度；

从外延层的上表面延伸穿过源极区到达第一本体区的第一接触孔，第一接触孔被导电材料填充；

从外延层的上表面延伸到第二本体区的第二接触孔，第二接触孔被导电材料填充；

其中第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大；所述第一台面为有源区，所述第二台面为有源至终端过渡区。

12.如权利要求11所述的沟槽式功率半导体器件，其特征在于，所述的第一沟槽填充导电材料，第一沟槽内的所述导电材料与外延层绝缘并形成沟槽栅极。

13.如权利要求12所述的沟槽式功率半导体器件，其特征在于，所述的第二沟槽填充导电材料，第二沟槽内的所述导电材料与外延层绝缘并形成隔离沟槽。

14.如权利要求11所述的沟槽式功率半导体器件，其特征在于，所述的第三深度和第二深度具有相同的深度。

15.如权利要求14所述的沟槽式功率半导体器件，其特征在于，还包括设置在第一接触孔底部的比所述的第一本体区还要高浓度的本体导电型掺杂区。

16.如权利要求15所述的沟槽式功率半导体器件，其特征在于，还包括设置在第二接触孔底部的比所述的第二本体区还要高浓度的本体导电型掺杂区。

17.如权利要求11所述的沟槽式功率半导体器件，其特征在于，所述的第三沟槽围绕第一和第二沟槽。

18.如权利要求11所述的沟槽式功率半导体器件，其特征在于，填充第一接触孔的导电材料与填充第二接触孔的导电材料电连接。

19.如权利要求11所述的沟槽式功率半导体器件，其特征在于，所述的第三沟槽填充导电材料，第三沟