[发明专利]锁相环的锁定检测器在审
| 申请号： | 201410429586.3 | 申请日： | 2014-08-28 |
| 公开（公告）号： | CN104467821A | 公开（公告）日： | 2015-03-25 |
| 发明（设计）人： | P·奥列加斯;A·阿拉克廉;L·马拉维 | 申请（专利权）人： | 美国亚德诺半导体公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/085 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 申发振 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在本文中描述的时钟对准检测器可以检测在确定的误差裕度内的时钟信号之间的对准，诸如相位误差的所定义裕度。相位误差的裕度可以改变，以达到不同程度的锁定检测精度。时钟对准检测器可以检测到时钟信号的上升沿、时钟信号的下降沿、或在时钟信号的上升沿和下降沿两者之间的对准。时钟对准检测器可以实施为锁相环的锁定检测器，经配置以检测并维持参考时钟信号和反馈时钟信号之间的相位关系，其中所述时钟对准检测器检测所述参考时钟信号和反馈时钟信号之间的对准。 | ||
| 搜索关键词： | 锁相环 锁定 检测器 | ||
【主权项】：
一种时钟对准检测器，被配置为检测第一时钟信号和第二时钟信号之间的对准，所述时钟对准检测器包括：对准状态检测器，被配置为生成延迟的对准状态信号，指示所述第一时钟信号和所述第二时钟信号的对准状态；延迟对准状态检测器，被配置为生成至少两个对准状态信号，指示当通过所述第一时钟信号和所述第二时钟信号的边沿触发时的延迟对准状态信号的状态；和边缘对准状态检测器，被配置为基于所述至少两个对准状态信号而产生边缘对准状态信号，其中所述边缘对准状态信号指示所述第一时钟信号和所述第二时钟信号的边沿的对准状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司，未经美国亚德诺半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410429586.3/，转载请声明来源钻瓜专利网。
- 上一篇：冗余自适应电荷再分布模数转换器的校准方法
- 下一篇：输入输出电路装置
