[发明专利]解码方法、存储器存储装置及存储器控制电路单元有效
| 申请号： | 201410164195.3 | 申请日： | 2014-04-22 |
| 公开（公告）号： | CN105023613B | 公开（公告）日： | 2019-06-14 |
| 发明（设计）人： | 林纬;严绍维;林玉祥;赖国欣 | 申请（专利权）人： | 群联电子股份有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C8/10 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 臧建明 |
| 地址： | 中国台湾*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种解码方法、存储器存储装置及存储器控制电路单元，其中此解码方法包括：根据至少一硬决策电压读取多个存储单元，以取得至少一硬比特；对所述硬比特执行奇偶校验程序，以取得多个校验子；根据所述校验子判断所述硬比特是否具有至少一错误；若所述硬比特具有所述错误，根据所述硬比特的通道信息与对应于所述硬比特的校验权重信息来更新所述硬比特。 | ||
| 搜索关键词： | 解码 方法 存储器 存储 装置 控制电路 单元 | ||
【主权项】：
1.一种解码方法，用于一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块包括多个存储单元，该解码方法包括：根据至少一硬决策电压读取该些存储单元，以取得至少一硬比特；对该至少一硬比特执行一奇偶校验程序，以取得多个校验子，其中每一该至少一硬比特是对应至该些校验子的至少其中之一；根据该些校验子判断该至少一硬比特是否具有至少一错误；若该至少一硬比特具有该至少一错误，根据该至少一硬比特的一通道信息与对应于该至少一硬比特的一校验权重信息来更新该至少一硬比特；以及若该至少一硬比特不具有该至少一错误，输出该至少一硬比特。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司，未经群联电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410164195.3/，转载请声明来源钻瓜专利网。
