[发明专利]小面积高线性度成形电路有效
| 申请号： | 201410153558.3 | 申请日： | 2014-04-17 |
| 公开（公告）号： | CN103916080B | 公开（公告）日： | 2017-01-25 |
| 发明（设计）人： | 王佳;高德远;魏廷存;高武;郑然;魏晓敏;胡永才 | 申请（专利权）人： | 西北工业大学 |
| 主分类号： | H03B5/12 | 分类号： | H03B5/12 |
| 代理公司： | 西北工业大学专利中心61204 | 代理人： | 王鲜凯 |
| 地址： | 710072 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种小面积高线性度成形电路，用于解决现有成形电路线性度差的技术问题。小面积高线性度成形电路技术方案是包括电容C1、电容C2、运算放大器A、一个NMOS晶体管Mdif和n个NMOS晶体管M1～Mn。电容C1和NMOS晶体管Mdif组成串联RC网络，电容C2和n个NMOS晶体管M1～Mn组成并联RC网络。由于该电路的高阻值电阻由NMOS晶体管实现，大大减小了芯片面积。由多个NMOS晶体管串联实现一个较大阻值电阻，降低了晶体管源极和漏极电压对整体阻值的影响，提高了线性度。调节成形时间时，同时调节微分时间和积分时间，保证成形电路增益不变。 | ||
| 搜索关键词： | 面积 线性 成形 电路 | ||
【主权项】：
一种小面积高线性度成形电路，包括电容C1、电容C2和运算放大器A，其特征在于：还包括一个NMOS晶体管Mdif和n个NMOS晶体管M1～Mn；电容C1的一端接成形电路的输入端Vin，电容C1的另一端接NMOS晶体管Mdif的漏极，NMOS晶体管Mdif的源极分别接运算放大器A的输入端、n个NMOS晶体管M1～Mn串联后的漏极和电容C2的一端；运算放大器A的输出端、n个NMOS晶体管M1～Mn串联后的源极和电容C2的另一端接成形电路的输出端Vout；NMOS晶体管Mdif和NMOS晶体管M1～Mn的栅极均连接到成形电路的时间调节控制电压Vadj上；电容C1和NMOS晶体管Mdif组成串联RC网络，电容C2和n个NMOS晶体管M1～Mn组成并联RC网络。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西北工业大学，未经西北工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410153558.3/，转载请声明来源钻瓜专利网。
