[发明专利]低功率和基于全数字相位插值器的时钟和数据恢复结构

摘要

提出的发明涉及一种低功率和基于全数字相位插值器的时钟和数据恢复结构。提出的系统包括具有锁相环路和基于相位旋转器的延迟锁定环路的双环锁相环路结构。本结构的优点在于单一锁相环路提供分离的带宽，用于接收数据的宽抖动容限带宽和用于数据传送的窄抖动传递带宽。因此，在提供充分的抖动追踪带宽时输出的抖动数量与输入相比能被实质性地减少。由于不需要在现有延迟锁定环路和锁相环路设计中是高功耗之一的数据通路上的移相器，因此本结构适用于低功耗应用。

主权项

一种收发器，包括：基于相位旋转器的延迟锁定环路和锁相环路单元，使用用于采样输入数据的多相时钟信号和参考时钟信号生成针对输入数据的多路解编数据样本，和多路复用器，串行所述多路解编数据样本，其特征在于，使用被所述锁相环路控制的用于重定时所述采样输入数据的第一时钟信号和被所述延迟锁定环路控制的第二时钟信号生成所述多相时钟信号，其中，对于所述延迟锁定环路，所述基于相位旋转器的延迟锁定环路和锁相环路单元包括：多个输入采样器，使用所述输入数据和所述多相时钟信号生成按时间交叉的所述多路解编数据样本，控制码生成单元，生成用于控制所述第二时钟信号的相位的控制码，第一相位旋转器，将所述第一时钟信号的相位添加至所述第二时钟信号的相位中或从所述第二时钟信号的相位中减去所述第一时钟信号的相位，所述第二时钟信号的相位使用所述控制码而被决定，和多个相位插值器，使用所述第一相位旋转器的输出生成所述多相时钟信号。