[发明专利]缩减布局区域的闪速存储器装置

摘要

缩减布局区域的闪速存储器装置。提供了一种缩减布局区域的闪速存储器装置。在该闪速存储器装置中，与多对比特线相对应的多个电源连接部的偶数功率晶体管和奇数功率晶体管，和与其相对应的多个选择连接部的偶数选择晶体管和奇数选择晶体管设置在一个公共有源区中。在该闪速存储器装置中，因为缩减了用于区别有源区的绝缘区的数量/布局区域，所以缩减了沿垂直方向的布局长度，最终显著缩减了整体所需布局区域。

主权项

一种闪速存储器装置，该闪速存储器装置包括：存储器阵列；多对比特线，该多对比特线与该存储器阵列通信，各对比特线包括偶数比特线和奇数比特线；多条公共比特线，各条公共比特线对应于所述多对比特线中的一对：以及数据传输块，该数据传输块与所述多对比特线和所述多条公共比特线通信，以通过所述多对比特线向与所述多对比特线相对应的所述公共比特线提供从所述存储器阵列提取的数据，所述数据传输块包括：多个电源连接部，各个电源连接部与所述多对比特线中的一对比特线通信，并且包括：偶数功率晶体管和奇数功率晶体管，该偶数功率晶体管与指定比特线对中的偶数比特线通信并且被控制成将所述偶数比特线连接至电源电压，该奇数功率晶体管与所述指定比特线对中的奇数比特线通信并且被控制成将所述奇数比特线连接至所述电源电压；多个选择连接部，所述多个选择连接部被设置成，各个选择连接部与指定电源连接部通信，并且包括：偶数选择晶体管和奇数选择晶体管，该偶数选择晶体管与所述一对比特线中的、和所述指定电源连接部相关联的偶数比特线通信并且被控制成将所关联的所述偶数比特线连接至指定公共比特线，该奇数选择晶体管与所述一对比特线中的、和所述指定电源连接部相关联的奇数比特线通信并且被控制成将所关联的所述奇数比特线连接至所述指定公共比特线；以及单个公共有源区，该单个公共有源区包括：所述多个电源连接部中的至少两个电源连接部的所有偶数功率晶体管和奇数功率晶体管以及所述多个选择连接部中的所有偶数选择晶体管和奇数选择晶体管，其中，所述公共有源区是其中排除了被设置为隔离相邻有源区的绝缘区的区域。