[发明专利]对输出数据路径进行特征化的内存架构及方法有效
| 申请号： | 201410003724.1 | 申请日： | 2014-01-03 |
| 公开（公告）号： | CN104424126B | 公开（公告）日： | 2017-08-18 |
| 发明（设计）人： | 提摩西·M·霍里斯;杰弗瑞·P·莱特;金康永;艾瑞克·J·司戴夫 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | G06F12/0893 | 分类号： | G06F12/0893 |
| 代理公司： | 深圳新创友知识产权代理有限公司44223 | 代理人： | 江耀纯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种可在不存取一内存数组的情况下对输出数据路径进行特征化的内存结构及方法，该内存结构包含复数条输出数据路径及复数个缓存器。该些缓存器是耦接于该些输出数据路径，该些缓存器包含至少一第一数据型样缓存器与一第二数据型样缓存器，以及至少一第一映像缓存器。该第一数据型样缓存器及该第二数据型样缓存器是分别用以储存一第一数据型样及一第二资料型样。该第一映像缓存器是用以储存复数个二进制值，且每一二进制值指示是否将该第一资料型样或该第二数据型样映像至该些输出数据路径中一相对应输出数据路径。通过本发明进行读取信号完整性的特征化，使信号不会受到噪声干扰以及信号时序限制，故可得到正确的信号读取结果。 | ||
| 搜索关键词： | 输出 数据 路径 进行 特征 内存 架构 方法 | ||
【主权项】：
一种可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，包括：多条输出数据路径；以及多个缓存器，耦接于所述输出数据路径，所述多个缓存器包括：至少一第一数据型样缓存器及一第二数据型样缓存器，分别用以储存一第一数据型样及一第二数据型样；以及至少一第一映像缓存器，用以储存多个二进制值，其中每一二进制值是指示是否将所述第一数据型样或是所述第二数据型样映像至所述输出数据路径中一相对应输出数据路径；其中所述第一数据型样是储存于第一数据型样缓存器及所述第二数据型样缓存器，并先通过将所述第一映像缓存器中所有的二进制值对应至所述第一数据型样缓存器以将所述第一数据型样读出至所述输出数据路径，再将所述第一映像缓存器中所有二进制值反相以对应至所述第二数据型样缓存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410003724.1/，转载请声明来源钻瓜专利网。
- 上一篇：外围设备控制装置和信息处理装置
- 下一篇：一种电子设备及内存划分方法
- 同类专利
- 提高分布式固态盘键值缓存系统可靠性的方法及系统-201910655375.4
- 胡燏翀;薛愫;冯丹;潘再余 - 华中科技大学;深圳华中科技大学研究院
- 2019-07-19 - 2019-11-12 - G06F12/0893
- 本发明公开了一种提高分布式固态盘键值缓存系统可靠性的方法及系统，属于计算机存储领域，包括：写操作步骤，写入数据的同时缓存数据，将同一固态盘服务器的数据聚合为数据块，并执行纠删码编码得到条带，条带中一个校验块写入内存服务器，其余编码块写入不同的固态盘服务器；更新操作步骤，更新数据块，同时计算更新差值，利用更新差值更新内存服务器中的校验块，并将更新差值记录到日志中；以及降级读操作步骤，按照数据块、内存服务器中的校验块、固态盘服务器中的校验块的优先级顺序，依次获取条带内的其他编码块，并在成功获取到n个编码块时，解码得到丢失数据块。本发明能够提高分布式固态盘键值缓存系统的可靠性，并优化系统性能。
- 设备和系统-201920192242.3
- 焦小康 - 世意法(北京)半导体研发有限责任公司
- 2019-02-12 - 2019-11-12 - G06F12/0893
- 本实用新型的实施例涉及设备和系统。高速缓冲存储器被组织成多个通路和多个地址线路。响应于未命中，高速缓冲存储器基于指示多个通路中的通路的第一控制变量以及与地址线路并且与相应通路相关联的第二控制变量集合来选择多个通路中的通路。与未命中相关联的数据被写入到所选择的通路。在所有第二控制变量都指示相关联的通路最近被替换时，与其他通路相关联的第二控制变量被重置。与所选择的通路相关联的第二控制变量被设置为指示所选择的通路最近被替换。第一控制变量被设置为指示所选择的通路。在命中的情况下，保持第一控制变量和第二控制变量集合的当前值。
- 存储器控制设备和包括该设备的存储器系统-201910225189.7
- 郑溟随;朴圭煐;权美玲 - 忆锐公司;延世大学校产学协力团
- 2019-03-25 - 2019-10-22 - G06F12/0893
- 本公开涉及存储器控制设备和包括该设备的存储器系统。提供了一种存储器控制设备，其被配置为连接到第一存储器模块和用作高速缓存的第二存储器模块，第一存储器模块包括被划分成多个分区的电阻切换存储器单元阵列。高速缓存控制器将读取请求的地址拆分成至少第一高速缓存索引和第一标签，并且基于第一高速缓存索引和第一标签通过参考查找逻辑来确定读取请求是高速缓存命中还是高速缓存未命中。在读取请求是高速缓存未命中并且对第一分区的写入正在进行的情况下，当读取请求以第二分区为目标时，高速缓存控制器指示存储器控制器从第一存储器模块对读取请求的目标数据进行读取。
- 高速缓冲管理设备、系统和方法-201910111868.1
- 焦小康 - 世意法(北京)半导体研发有限责任公司
- 2019-02-12 - 2019-08-23 - G06F12/0893
- 本公开涉及高速缓冲管理设备、系统和方法。高速缓冲存储器被组织成多个通路和多个地址线路。响应于未命中，高速缓冲存储器基于指示多个通路中的通路的第一控制变量以及与地址线路并且与相应通路相关联的第二控制变量集合来选择多个通路中的通路。与未命中相关联的数据被写入到所选择的通路。在所有第二控制变量都指示相关联的通路最近被替换时，与其他通路相关联的第二控制变量被重置。与所选择的通路相关联的第二控制变量被设置为指示所选择的通路最近被替换。第一控制变量被设置为指示所选择的通路。在命中的情况下，保持第一控制变量和第二控制变量集合的当前值。
- 一种可重构缓存产品与方法-201310681802.9
- 林正浩 - 上海芯豪微电子有限公司
- 2013-12-11 - 2019-07-26 - G06F12/0893
- 本发明提供了一种可重构缓存产品与方法，应用于处理器领域时能根据配置提供不同数目路组结构的缓存，并将连续地址的指令或数据存储在同一个路组中，便于处理器核获取指令或数据，以减少标签匹配次数。
- 用于存储和处理高效压缩高速缓存行的系统和方法-201811374894.5
- 埃里克·恩斯特·黑格斯滕;安德里亚斯·卡尔·森布兰特;大卫·布莱克-谢弗 - 三星电子株式会社
- 2018-11-19 - 2019-05-28 - G06F12/0893
- 本公开提供一种多处理器系统，包括：多个节点和至少一个存储器，其中每个节点包括至少一个处理器、专用于所述节点的第一高速缓存、处于比所述第一高速缓存更高级的第二高速缓存、以及专用于所述节点的高速缓存位置缓冲器，其中，对于所述多个节点中的至少一个节点，包括在所述至少一个节点中的第一高速缓存和第二高速缓存中的至少一个包括能够存储大小不同的压缩数据单元的至少一个高速缓存位置，包括在所述至少一个节点中的高速缓存位置缓冲器被配置为存储多个高速缓存位置缓冲器条目，所述多个高速缓存位置缓冲器条目中的每一个包括多个位置信息值。本公开还提供一种数据管理方法和计算机可读存储介质。
- 一种数据存取方法及装置-201610282531.3
- 王丽;陈继承;王洪伟;赵雅倩 - 浪潮（北京）电子信息产业有限公司
- 2016-04-29 - 2019-05-10 - G06F12/0893
- 本发明公开了一种数据存取方法及装置，其中，该方法包括：接收写请求；判断DRAM模拟器中是否存在与所述写请求对应的地址，如果是，则利用所述DRAM模拟器实现对应的写操作；如果否，则判断Flash模拟器中是否存在与所述写请求对应的地址，如果所述Flash模拟器中存在与所述写请求对应的地址，则利用所述Flash模拟器实现对应的写操作。由此，Flash模拟器可以作为DRAM模拟器的后备存储，从而结合DRAM模拟器和Flash模拟器大大增加系统内存的容量，解决现有技术中存在的系统内存容量小的问题。
- 读写数据方法及装置-201610573482.9
- 唐建军 - 杭州宏杉科技股份有限公司
- 2016-07-20 - 2019-05-07 - G06F12/0893
- 本申请提供一种读写数据方法及装置，方法包括接收客户端的写请求，该写请求携带有虚拟地址与用户数据；若元数据缓存中存在虚拟地址与磁盘物理地址的映射关系，则获取该磁盘物理地址，从物理空间缓存中获取磁盘物理地址对应的缓存物理地址，将用户数据写入到缓存物理地址对应的子物理空间缓存；当物理空间缓存中已经被占用的空间大于第一设定阈值时，将物理空间缓存中的用户数据写入对应的物理空间磁盘中，并从物理空间缓存中删除用户数据；其中物理空间缓存的读写速度高于物理空间磁盘的读写速度。本申请通过从元数据缓存读取磁盘物理地址，而不是从磁盘读取磁盘物理地址，提高了读写速度，且用户数据先写入物理空间缓存，方便下一次快速读取。
- 一种分区着色实现存储系统加速的方法及系统-201610377542.X
- 叶佑群 - 上海爱数信息技术股份有限公司
- 2016-05-31 - 2019-03-22 - G06F12/0893
- 本发明涉及一种分区着色实现存储系统加速的方法及系统，包括1)对存储介质进行分页和分区处理，并对分区处理后的存储进行灰度处理，其中分页将存储介质的存储空间按照设定的大小进行逻辑划分而成的一段连续的存储区域，所述的分区为包含相同数目的连续多个分页的一段存储区域；2)处理输入输出请求，通过捕获向存储介质发起的所有输入输出请求，并将特定的输入输出请求重定向到高速缓存；3)定时的TOUCH位重置，其中TOUCH位表示一个周期内某个页是否被访问过。与现有技术相比，本发明具有提高存储系统的访问效率等优点。
- 一种缓存管理方法及装置-201310289218.9
- 苗佳旺;杨水华;胡永锋;原中亮;安东明;李鹏英;汪伟;赵伟华;阳坤;郑云龙;吴顺 - 北京旋极信息技术股份有限公司
- 2013-07-10 - 2019-02-26 - G06F12/0893
- 本发明公开了一种缓存管理方法及装置，该方法，应用于现场可编程门阵列FPGA实现航电全双工实时以太网AFDX通信协议的过程中，FPGA管理存储器的场景下，包括：确定存储器可使用的连续地址段的起始地址和结束地址，按照预定义的内存片长度，在所述起始地址和结束地址的范围内对存储器进行分片得到内存片，保存分片得到的内存片的首地址；在接收到内存请求方发送的申请分配信号后，查询是否有可用的内存片，如果有，则按照内存请求方请求内存的大小为内存请求方分配内存片，并将分配的内存片的首地址发送给内存请求方。本发明能够实现在AFDX通信协议的FPGA实现过程中缓存的有效分配和释放。
- 一种速率可变的宽带柔性交换方法-201610561464.9
- 邱智亮;于东阳;孔繁青;张俊祥;荣华为;潘伟涛;鲍民权;张冬 - 西安电子科技大学;中国电子科技集团公司第五十四研究所
- 2016-07-17 - 2019-02-15 - G06F12/0893
- 本发明公开了一种速率可变的宽带柔性交换方法，主要解决现有柔性交换网络不能实现不中断交换；广播和组播控制复杂；时隙划分固定，处理带宽固定，不适用于带宽速率变化场合的问题。其方法步骤包括：(1)获得同步时隙帧；(2)同步时隙帧复接；(3)配置控制存储器CM；(4)交换复接帧；(5)将复接帧分接为时隙帧；(6)完成一次帧交换；(7)判断输入柔性交换网络的所有时隙帧是否均完成交换；(8)交换完成。本发明提高了柔性交换网络的灵活性和适应性，具有配置和交换可以同时进行、广播和组播功能实现简单、数据速率和处理带宽可以动态变化的优点。
- 用于高性能高速缓存的基于近期最少使用的热跟踪机制增强-201810154756.X
- M·怀佐克赞斯基;M·巴尔科扎克 - 英特尔公司
- 2018-02-23 - 2018-10-09 - G06F12/0893
- 用于对在高速缓冲存储器中存取的数据进行缓存的方法和装置，其包括基于从高速缓冲存储器存取的高速缓存块来从多个列表中选择列表，高速缓冲存储器被划分成多个高速缓存部分，多个列表中的每个列表被分配给多个高速缓存部分中的相应高速缓存部分，多个列表中的每个列表指示相应高速缓存部分中的高速缓存块被存取的次序。此外，可以包括关于所存取的高速缓存块是否满足列表更新标准进行确定，以及基于确定所存取的高速缓存块满足列表更新标准来对分配给所选定的列表的高速缓存块从高速缓冲存储器被存取的次序进行更新。
- 嵌入式装置及其存储器管理方法-201410851832.4
- 黄建兴 - 晨星半导体股份有限公司
- 2014-12-31 - 2018-09-28 - G06F12/0893
- 本发明揭露了一种嵌入式装置及嵌入式装置的存储器管理方法，该嵌入式装置包含一系统存储器及一硬件存储器，并且嵌入式装置的操作系统基于一虚拟存储器地址运作，该方法包含：利用一第一存储器管理单元将该虚拟存储器地址映射至一间接存储器地址；以及利用一第二存储器管理单元将该间接存储器地址映射至该硬件存储器的物理地址及选择性地映射至该系统存储器的物理地址，使嵌入式装置的操作系统得以存取该硬件存储器。
- 环形缓冲区的数据写入方法、装置、设备及介质-201810238860.7
- 徐波 - 广州多益网络股份有限公司;广东利为网络科技有限公司;多益网络有限公司
- 2018-03-21 - 2018-09-04 - G06F12/0893
- 本发明公开了一种环形缓冲区的数据写入方法、装置、终端设备及计算机可读存储，其方法包括以下步骤：获取当前环形缓冲区的剩余空间；当所述剩余空间小于待写入数据的数据长度时，通过缓冲池申请新环形缓冲区；对获取的新环形缓冲区进行初始化；设置当前环形缓冲区的链表指针指向所述新环形缓冲区，以链接所述新环形缓冲区；其中，所述链表用于链接环形缓冲区；将所述待写入数据写入所述新环形缓冲区中，在环形缓冲区满的时候申请新环形缓冲区并将数据写入新环形缓冲区中，通过链表的形式将环形缓冲区链接起来，解决环形缓冲区不可扩展的问题，实现数据的持续写入。
- 微处理器及其性能和功率消耗的管理方法-201510004441.3
- G.G.亨利;史蒂芬.嘉斯金斯 - 上海兆芯集成电路有限公司
- 2014-11-24 - 2018-08-07 - G06F12/0893
- 本发明提供一种微处理器及其性能和功率消耗的管理方法。所述微处理器包括：多个处理核，每个处理核包括第一高速缓存存储器；第二高速缓存存储器，其通过多个处理核来共享；以及控制模块，其被配置为：使得所有的多个处理核睡眠，并且使得第二高速缓存存储器的尺寸变为零；接收唤醒所述核中的一个的命令；在接收所述命令之后，对从所述核的一个的第一高速缓存存储器逐出的数量进行计数；以及当逐出的数量达到逐出的预定数量时，使得所述第二高速缓存存储器的尺寸变为非零。
- 一种存储系统缓存策略自适应方法-201510013524.9
- 马春 - 浪潮电子信息产业股份有限公司
- 2015-01-12 - 2018-06-19 - G06F12/0893
- 本发明特别涉及一种存储系统缓存策略自适应方法。该存储系统缓存策略自适应方法，通过对存储系统的数据访问请求进行统计分析，得出数据访问模式，并根据数据访问模式自动选择适合的缓存策略。该存储系统缓存策略自适应方法，解决了存储系统单一缓存策略不能够适应复杂多变的业务需求，缓存策略的变更需要手动进行的问题，使存储系统能够根据实际数据访问特性变化自动选择最适合当前数据访问模式的缓存策略，提高了缓存命中率，减少了缓存污染，降低了缓存性能开销，进而提升了存储系统性能。 1
- 一种数据缓存访问方法和数据缓存控制器-201510565986.1
- 罗宁 - 福州瑞芯微电子股份有限公司
- 2015-09-08 - 2018-02-13 - G06F12/0893
- 发明人提供一种数据缓存访问方法和数据缓存控制器，涉及数据处理领域，并特别涉及数据缓存。在共享的存储器中分配一段连续的存储空间用于先进先出数据缓存，控制器的首地址指针指向所述存储空间的首地址，尾地址指针指向所述存储空间的尾地址，写指针的值为首地址指针的值，读指针的值为首地址指针的值,初始化存储空间为数据缓存队列；所述读写单位为存储空间读写操作的最小单元，所述存储空间的长度为存储空间中读写单位的个数。上述控制器能较好适应不同程序的开发和运行需求,充分利用存储器资源。
- 一种读缓存的方法及装置-201310454505.0
- 施苗峰;陈烨 - 杭州信核数据科技股份有限公司
- 2013-09-27 - 2018-01-30 - G06F12/0893
- 本发明提供一种读缓存的方法及装置，用以解决存储系统中数据读取速度慢，等待时间过长的问题。本发明的读缓存的方法包括获得从存储池的虚拟卷读请求数据的指令；根据所述指令，直接从缓存中读取欲读取的数据；若所述欲读取的数据不在缓存中，则从所述虚拟卷对应的存储设备中读取所述欲读取的数据，并将所述欲读取的数据保存到所述缓存中；其中，所述缓存为物理内存。本发明帮助用户在不用大幅增加硬件成本的情况下，在存储系统中实现高速度读取数据。
- 一种多路组相联的高速缓冲存储器及其处理方法-201410856634.7
- 信恒超 - 华为技术有限公司
- 2014-12-31 - 2018-01-02 - G06F12/0893
- 本发明公开了一种多路组相联的高速缓冲存储器及其处理方法。包括M条流水线、控制器和数据存储器，任一流水线包括仲裁电路、标签存储器和判断电路；仲裁电路在第N时刻接收至少一个查询请求，从至少一个查询请求中确定出第一查询请求；标签存储器根据第一索引地址，对自身存储的标签信息进行查询，以获取与第一索引地址对应的至少一个目标标签地址；判断电路判断至少一个目标标签地址中是否存在与第一标签地址相匹配的地址；当不存在与第一标签地址相匹配的地址时，控制器将第一查询请求发给下一级设备或其它流水线处理；每条流水线的标签存储器的标签信息各不相同且M条流水线各自的标签存储器的标签信息为高速缓冲存储器的标签信息的子集。
- 高速缓冲存储器的访问方法和装置-201610440638.6
- 曾露;李鹏;王焕东 - 龙芯中科技术有限公司
- 2016-06-17 - 2017-12-26 - G06F12/0893
- 本发明提供一种高速缓冲存储器的访问方法和装置，其中，高速缓冲存储器的访问方法包括根据待压缩的缓存块的地址以及第一预设阈值，确定待压缩的缓存块为缓存区域中的第一个缓存块FBR或者为所述缓存区域中的后续缓存块SBR；其中，所述缓存区域位于高速缓冲存储器中且包括第一预设阈值个地址连续的缓存块；若确定所述待压缩的缓存块为所述SBR，且确定所述高速缓冲存储器命中所述FBR，则根据所述FBR中存储的FBR字典项对所述SBR进行基于字典的数据压缩，生成SBR压缩数据。本发明提供的高速缓冲存储器的访问方法，以单个缓存块的压缩时延实现了对整个缓存区域进行数据压缩，提高了Cache的压缩率。
- 一种基于localStorage的Web前端数据本地存储和访问方法-201710502913.7
- 曾锋;李精 - 中南大学
- 2017-06-27 - 2017-11-07 - G06F12/0893
- 本发明公开了一种基于localStorage的Web前端数据本地存储和访问方法，(1)根据数据类型将存储区域划分为四个区域，并设计新的数据存储格式，将从磁盘中读取数据转换为从内存对象中读取数据，以此解决localStorage频繁读取数据性能低下的问题；(2)localStorage存储数据时超出存储空间上限就会抛出错误，导致程序终止，出现写不了的情况，针对此项缺陷在每个存储区域增加一个order数组，存储各数据的key值，基于LRU算法根据数据的使用时间排序，首部数据标记为“无用数据”，从前期预防和后期监控两个方面设计空间写满错误处理机制，及时清除“无用数据”，腾出空间，保证数据的正常写入。
- 基于动态非覆盖RAID技术的固态闪存写缓存系统及方法-201510197951.7
- 胡晓宇 - 南京道熵信息技术有限公司
- 2015-04-23 - 2017-10-31 - G06F12/0893
- 本发明公开了一种基于动态非覆盖RAID技术的固态闪存写缓存系统及方法，系统由多个固态闪存硬盘组成RAID，作为写缓存的存储空间，多个固态闪存硬盘分别和写缓存控制器连接；控制器分别与前端IO以及后端存储数据连接，包括CPU和非易失性内存模块，用于接收前端读请求，从固态闪存硬盘或后端存储设备读取数据，以及接收前端写请求，将数据在非易失性内存模块中组装成RAID条带后以非覆盖方式写入固态闪存硬盘中新分配的条带，以及将固态闪存条带中的活动数据写入后端存储设备，实现固态闪存条带的回收。本发明通过动态组装条带，避免了条带频繁更新，有效提高系统写入带宽，减少了Flash芯片的磨损，具有容量大，性能高，可靠性高等优点。
- 数据缓存处理方法和装置-201210587169.2
- 范纯磊;屈仁杰;陈卓 - 华为技术有限公司
- 2012-12-28 - 2017-08-25 - G06F12/0893
- 本发明实施例提供一种数据缓存处理方法和装置，该方法包括接收数据缓存请求消息；从先入先出FIFO存储器中读取当前读指针指向的高速缓冲存储器Cache地址，其中，所述FIFO存储器的读指针在读取所述Cache地址之后指向下一个可用的Cache地址；根据读取的Cache地址，对待缓存数据进行数据缓存处理。实现了在需要申请Cache地址时，直接获取FIFO存储器中的当前读指针所指向的Cache地址，从而提高了申请Cache地址的效率。
- 对输出数据路径进行特征化的内存架构及方法-201410003724.1
- 提摩西·M·霍里斯;杰弗瑞·P·莱特;金康永;艾瑞克·J·司戴夫 - 南亚科技股份有限公司
- 2014-01-03 - 2017-08-18 - G06F12/0893
- 一种可在不存取一内存数组的情况下对输出数据路径进行特征化的内存结构及方法，该内存结构包含复数条输出数据路径及复数个缓存器。该些缓存器是耦接于该些输出数据路径，该些缓存器包含至少一第一数据型样缓存器与一第二数据型样缓存器，以及至少一第一映像缓存器。该第一数据型样缓存器及该第二数据型样缓存器是分别用以储存一第一数据型样及一第二资料型样。该第一映像缓存器是用以储存复数个二进制值，且每一二进制值指示是否将该第一资料型样或该第二数据型样映像至该些输出数据路径中一相对应输出数据路径。通过本发明进行读取信号完整性的特征化，使信号不会受到噪声干扰以及信号时序限制，故可得到正确的信号读取结果。
- 一种基于FPGA的GPS数据接收缓存系统-201710236167.1
- 魏东兴;李金兰;高连鹏 - 大连理工大学
- 2017-04-12 - 2017-08-15 - G06F12/0893
- 本发明公开了一种基于FPGA的GPS数据缓存系统，包括GPS模块电路、FPGA芯片、FLASH芯片、MCU芯片、MCU读逻辑控制接口、MCU时钟复位电路和FPGA时钟复位电路；所述的MCU芯片分别与MCU读逻辑控制接口、MCU时钟复位电路连接；所述的FPGA芯片与MCU读逻辑控制接口、FPGA时钟复位电路、GPS模块电路和FLASH芯片连接。本发明将FPGA芯片置于GPS模块电路与MCU芯片间，在数据传输过程中，MCU芯片以高速的数据传输速率从FPGA芯片中读取数据，而不干预FPGA芯片慢速的数据缓存过程，实现高速实时数据传输。本发明通过FPGA芯片缓存，避免了MCU芯片存储空间的大量占用。
- 用于嵌入式系统的指令存储装置-201310722461.5
- 郑茳;肖佐楠;匡启和;竺际隆;张艳丽;李利 - 苏州国芯科技有限公司
- 2013-12-24 - 2017-06-20 - G06F12/0893
- 本发明提供一种用于嵌入式系统的指令存储装置，包括CPU处理单元、用于存储指令信息的指令存储器和存放有若干个指令段的高速缓存单元；所述高速缓存单元包括地址路径模块、数据路径模块、控制逻辑模块、随机存储器和状态寄存器；所述指令段由指令地址位、指令状态位和指令信息位组成；随机存储器包括指令信息存储区、指令地址存储区，所述指令信息存储区用于集中存放所述若干个指令段中各自的指令信息，所述指令地址存储区用于集中存放所述若干个指令段中各自的指令地址信息。本发明可以方便的清除指令段，且在CPU对指令存储器执行编程操作后，可以支持仅清除掉高速缓存器中该编程地址对应的指令段，大大缩短了原有技术在遇到CPU对指令存储器执行编程操作时需要flush cache的时间。
- 缓存系统及缓存访问方法-201310136234.4
- 李济川;黄琨;凡启飞 - 上海云间半导体科技有限公司
- 2013-04-18 - 2017-06-06 - G06F12/0893
- 本发明公开了一种缓存系统及缓存访问方法。缓存系统包括转换旁视缓冲器、比较电路、容量不大于页且与主存储器直接相联的辅助缓存、位于辅助缓存和下一级存储器之间的中转暂存器；辅助缓存包括第一数量项数的信息区域和第一数量项数的标签区域，每一项信息子区域所存储信息内容的物理地址的第二数量位数的低位为相应信息内容对应的块内地址和相应索引，每一项标签子区域所存储的标签为相应信息内容所对应物理地址的第三数量位数的高位；中转暂存器用于在比较电路产生失效信号后，在处理器的主控单元控制下，通过下一级存储器获取待读取信息，并将待读取信息发送至处理器流水线。通过利用本方案，在保证低功耗的情况下，提高了缓存访问速率。
- 一种粗粒度可重构系统中的配置信息缓存装置及压缩方法-201410177912.6
- 曹鹏;刘波;张亚;刘炎;朱婉瑜;杜月 - 东南大学
- 2014-04-29 - 2017-05-17 - G06F12/0893
- 本发明公开了一种面向粗粒度可重构系统高存储利用率的配置信息缓存装置。其特征在于，包括配置信息输入接口、配置信息输出接口、配置信息存储单元、配置信息查找表和配置信息解析模块。其中，配置信息查找表用于标记所有当前缓存在配置信息缓存中的配置信息内核对应的索引编号；配置信息解析模块用于解析配置信息群组中所包含的配置信息内核的索引编号，并判断该索引编号是否已经存在于当前配置信息缓存的查找表中。配置信息缓存的存储和访问，分别以配置信息内核和配置信息群组为基本操作单位。并提供了相应的压缩存储方法，对于重复的配置信息内核在配置信息缓存中仅保留一份，消除了配置信息的存储冗余，从而提高了配置信息缓存的存储利用率。
- 一种内存释放方法及装置-201610825879.2
- 王磊 - 青岛海信移动通信技术股份有限公司
- 2013-05-21 - 2017-05-10 - G06F12/0893
- 本发明实施例提供一种内存释放方法及装置，对文件进行解码后，先将解码成功的文件存储在第一缓存区中，在第一缓存区中剩余存储空间不足时，当需要存储新的解码成功的文件时，将第一缓存区中存储时间最长的解码成功的文件转存到第二缓存区中，当确定存在OOM时，将第二缓存区中的解码成功的文件删除，因为第二缓存区中存储的文件为存储时间较长的文件，调用的概率较小，因此在存在OOM时删除第二缓存区中存储的文件不会影响移动终端的正常使用，且能够有效的解决OOM问题，从而实现了在避免影响移动终端的正常使用的情况下有效的解决OOM问题。
- 一种数据读取方法及装置-201210243782.2
- 陈坚;熊奇;李峰 - 阿里巴巴集团控股有限公司
- 2012-07-13 - 2017-03-01 - G06F12/0893
- 本申请提供一种数据读取方法及装置，所述方法包括接收客户端发送的读取请求，所述读取请求包括目标数据的信息；依据所述目标数据的信息从后端数据源Backend中查找目标数据，如果未查找到，则生成与所述目标数据的信息相对应的存在参数，并将所述存在参数缓存至高速缓存Cache，以使所述Cache在所述客户端再次读取所述目标数据时，向所述客户端返回所述Backend未保存所述目标数据的结果。本申请公开的方法和装置，可解决现有技术中Backend响应无效请求造成的处理资源浪费以及性能低的技术问题。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
