[发明专利]等离子体蚀刻方法及等离子体处理装置有效
申请号: | 201380025589.4 | 申请日: | 2013-06-12 |
公开(公告)号: | CN104303274B | 公开(公告)日: | 2018-01-09 |
发明(设计)人: | 渡边光 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H05H1/46 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙)11277 | 代理人: | 刘新宇,张会华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种方法,在该方法中,针对层叠于晶圆上的氧化硅膜层,以形成于该氧化硅膜上的硅掩模作为掩模对该氧化硅膜层进行等离子体蚀刻处理,利用含CF气体的等离子体对氧化硅膜层(3)进行蚀刻处理,接着,利用含Si气体的等离子体在掩模上沉积含Si物质,之后,在硅的掩模上沉积有含Si物质的状态下,利用含CF气体的等离子体对氧化硅膜层再次进行蚀刻处理。从而,形成深宽比为60以上的孔。 | ||
搜索关键词: | 等离子体 蚀刻 方法 处理 装置 | ||
【主权项】:
一种等离子体蚀刻方法,在该等离子体蚀刻方法中,在设于处理容器内的上部电极和下部电极之间施加高频电力而使处理气体等离子体化,对层叠于基板上的氧化硅膜层及氮化硅层以将形成于该氮化硅层上的硅层作为掩模的方式进行等离子体蚀刻处理,其特征在于,在该等离子体蚀刻方法中,通过如下步骤而形成具有规定的深宽比的孔或者沟槽,其中,所述规定的深宽比为60以上:进行第1蚀刻处理,在该第1蚀刻处理中,利用含CF气体的等离子体及含CHF气体的等离子体对所述氮化硅层进行蚀刻,接着,进行第2蚀刻处理,在该第2蚀刻处理中,利用含CF气体的等离子体对所述氧化硅膜层进行蚀刻,接着,利用含Si气体的等离子体在所述掩模上沉积含Si物质,之后,进行第3蚀刻处理,在该第3蚀刻处理中,在所述掩模上沉积有含Si物质的状态下,利用含CF气体的等离子体对氧化硅膜层再次进行蚀刻。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201380025589.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造