[实用新型]一种全数字逐次逼近寄存器式快速锁定延时锁定环

摘要

本实用新型公开了一种全数字逐次逼近寄存器式快速锁定延时锁定环，电路结构的创新之处在于采用可复位数控延时链将输入时钟与控制器工作时钟之间的分频比降低至1，同时采用2-b逐次逼近寄存器算法将搜索循环次数降低50%，从而达到快速锁定的目的。本实用新型的电路包括前置电路、数控延时链、相位合成电路、2-b逐次逼近寄存器控制器、相位判断电路和复位脉冲产生电路。实验证明本实用新型电路可锁定频率范围为100MHz至400MHz，锁定时间为5个时钟周期，锁定后输出50%占空比的时钟信号并且彻底避免了谐波锁定的发生。

主权项

一种全数字逐次逼近寄存器式快速锁定延时锁定环，其特征在于，它由前置电路、数控延时链、相位合成电路、2‑b逐次逼近寄存器控制器、相位判断电路、复位脉冲产生电路这6个模块构成，其中，前置电路采用时钟树结构，用于保证初始时钟信号同时进入延时链的每个延时单元；数控延时链是一种基于高扇出结构的延时链，包含一组普通数控延时链和3组可复位的数控延时链，其中可复位的数控延时链是由可复位延时单元组成的2‑bit延时链，它把输入时钟与控制器工作时钟之间的分频比降低至为1，提高锁定速度的同时彻底消除传统逐次逼近寄存器延时锁定环的谐波锁定问题；相位合成电路采用半延时方式的50%相位产生器以实现相位合成功能；2‑b逐次逼近寄存器控制器采用2‑b逐次逼近寄存器搜索算法以降低一半循环次数，从而达到快速锁定的目的；相位判断电路，包含了相位判断和相位失锁重启电路，相位判断电路用于判断输入时钟与反馈时钟之间的相位关系，当相位失锁时，相位失锁重启电路提供延时锁定环的重启信号以消除传统逐次逼近寄存器延时锁定环的死锁问题；复位脉冲产生电路能够每周期对延时链进行清零，同时保证在某延时单元选通期间，它的上一级延时单元输出时钟信号为0。