[实用新型]基于FPGA的系统芯片原型验证调试装置有效
| 申请号： | 201320230874.7 | 申请日： | 2013-04-28 |
| 公开（公告）号： | CN203260029U | 公开（公告）日： | 2013-10-30 |
| 发明（设计）人： | 李宜龙 | 申请（专利权）人： | 杭州士兰微电子股份有限公司 |
| 主分类号： | G06F11/26 | 分类号： | G06F11/26 |
| 代理公司： | 杭州华知专利事务所 33235 | 代理人： | 张德宝 |
| 地址： | 310012*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种基于FPGA的系统芯片原型验证调试装置，包括用于原型验证的FPGA芯片和设有应用程序的PC主机，所述FPGA芯片与PC主机之间连接有用于串并或并串转换的通信模块；所述FPGA芯片上设有总线模块、存储控制模块及与存储控制模块相连的存储器，总线模块通过内部总线分别与存储控制模块和待测系统芯片模块相连，总线模块与通信模块相连。本实用新型通过通信模块连接PC主机和FPGA芯片，并对FPGA原型的内部总线进行控制，从而可以方便的对系统芯片进行配置和状态检测，大幅度的提高了数据传输的速率。 | ||
| 搜索关键词： | 基于 fpga 系统 芯片 原型 验证 调试 装置 | ||
【主权项】：
一种基于FPGA的系统芯片原型验证调试装置，包括用于原型验证的FPGA芯片和设有应用程序的PC主机，其特征在于，所述FPGA芯片与PC主机之间连接有用于串并或并串转换的通信模块，通信模块用于数据转换使满足FPGA芯片与PC主机之间的通信；所述FPGA芯片上设有总线模块、存储控制模块及与存储控制模块相连的存储器，总线模块通过内部总线分别与存储控制模块和待测系统芯片模块相连，总线模块与通信模块相连，总线模块接收通信模块发送的并行数据，并将并行数据通过内部总线传送到存储器中，并行数据用于配置启动待测系统芯片模块，待测系统芯片模块传送处理后的数据信息到存储器中保存，PC主机通过通信模块和总线模块读取存储器中的数据信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州士兰微电子股份有限公司，未经杭州士兰微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320230874.7/，转载请声明来源钻瓜专利网。
- 上一篇：无线遥控离合控制装置
- 下一篇：一种汽车离合器轴承
