[实用新型]基于FPGA的系统芯片原型验证调试装置

说明书

技术领域

本实用新型涉及系统芯片验证调试技术领域，尤其涉及一种基于FPGA的系统芯片原型验证调试装置。

背景技术

随着电子设计和集成电路制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，如今又发展到IP的集成，即系统芯片（System-On-Chip，SoC）设计技术。采用SoC设计系统电路可以有效的降低电子、信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将普遍采用的最主要的产品开发方式。

随着系统芯片即SoC芯片的逻辑规模不断增大，SoC芯片的调试验证是至关重要的，是SoC能否开发成功的关键。当前的系统芯片大部分是CPU担任主控单元，控制其他模块协同工作，而PC机又通过JTAG连接控制CPU，从而达到控制整个SoC芯片目的。这种传统的验证方法，在实际的使用和操作过程中存在着以下两个问题：一是因为通过JTAG来连接PC机和FPGA验证平台，传输速度只能局限在5-6M比特，传输速度十分有限，很难满足像视频码流等需要大数据量的速度要求；二是难以对系统芯片的内部信号进行有效的采集和显示，不利于系统芯片的验证调试。

发明内容

本实用新型所要解决的技术问题是针对现有通过JTAG来验证调试系统芯片存在传输速度慢的问题，提供了一种传输速度快的基于FPGA的系统芯片原型验证调试装置。

为解决上述问题，本实用新型的技术方案是：

一种基于FPGA的系统芯片原型验证调试装置，包括用于原型验证的FPGA芯片和设有应用程序的PC主机，所述FPGA芯片与PC主机之间连接有用于串并或并串转换的通信模块，通信模块用于数据转换使满足FPGA芯片与PC主机之间的通信；所述FPGA芯片上设有总线模块、存储控制模块及与存储控制模块相连的存储器，总线模块通过内部总线分别与存储控制模块和待测系统芯片模块相连，总线模块与通信模块相连，总线模块接收通信模块发送的并行数据，并将并行数据通过内部总线传送到存储器中并行数据用于配置启动待测系统芯片模块，待测系统芯片模块传送处理后的数据信息到存储器中保存，PC主机通过通信模块和总线模块读取存储器中的数据信息。

相比较于现有技术，本实用新型的基于FPGA的系统芯片原型验证调试装置通过通信模块连接PC主机和FPGA芯片，并对FPGA原型的内部总线进行控制，从而可以方便的对系统芯片进行配置和状态检测，大幅度的提高了数据传输的速率。

优选地，所述总线模块包括并行数据接口模块、总线接口模块和内部信号采集模块，并行数据接口模块分别与总线接口模块和内部信号采集模块相连，并行数据接口模块用于接收或发送并行数据信息，并行数据接口模块与通信模块相连，总线接口模块通过内部总线分别与存储控制模块和待测系统芯片模块相连，内部信号采集模块与待测系统芯片模块相连，内部信号采集模块实时采集待测系统芯片模块中的内部信号。

内部信号采集模块用于实时采集存储待测系统芯片模块中需要观察的内部信号，PC主机可以读取内部信号采集模块中的数据信息，以便验证调试系统芯片时方便的观察到系统芯片内部的状态变化和波形，为系统芯片的验证调试提供了方便。

优选地，所述PC主机通过USB数据线或网线与通信模块相连。

优选地，所述内部总线为AXI总线。

附图说明

图1是本实用新型基于FPGA的系统芯片原型验证调试装置的原理框图。

图2是本实用新型基于FPGA的系统芯片原型验证调试装置中总线模块的原理框图。

具体实施方式

下面结合附图和实施例进一步详细说明本实用新型，但本实用新型的保护范围并不限于此。

参照图1，本实用新型的基于FPGA的系统芯片原型验证调试装置用于待测系统芯片模块即SoC芯片的调试验证，验证调试装置包括顺次相连的PC主机、通信模块和用于原型验证的FPGA芯片。

PC主机内设有用于驱动通信模块的驱动单元和PC应用程序，驱动单元主要完成对通信模块的识别和驱动，PC应用程序使用通信模块的底层驱动来完成数据的采集、数据显示和人机界面。PC主机和通信模块的电气连接可以有多种形式，本实用新型采用USB数据线或者网线进行连接。