[发明专利]一种基于全数字动态加速锁定技术的PLL频率综合器

摘要

本发明一种基于全数字动态加速锁定技术的PLL频率综合器，包括鉴频鉴相器、电流编码控制、电荷泵、环路滤波器、压控振荡器、分频器、可编程定时模块、数字自动控制、环路参数控制和可配置寄存器，其中可编程定时模块、数字自动控制、电流编码控制和环路参数控制这四个模块构成了锁相环动态加速锁定控制器；本发明由全数字实现，控制方案简单，电路规模小、功耗低，控制模块具有快速、自动复位功能，对环路的影响很小，非常适合集成度高、功耗低、快速锁定的无线通信或跳频通信领域。

主权项

一种基于全数字动态加速锁定技术的PLL频率综合器，其特征在于，该频率综合器包括鉴频鉴相器(10)、电流编码控制(11)、电荷泵(12)、环路滤波器(13)、压控振荡器(14)、分频器(15)、可编程定时模块(16)、数字自动控制(17)、环路参数控制(18)和可配置寄存器(19)；鉴频鉴相器(10)对输入参考信号Fref和反馈信号Fdiv进行频率和相位的比较，然后输出Up、Down两路信号给电流编码控制(11)；可配置寄存器(19)由外部三线串口或SPI串口进行数据配置，产生串行时钟Sclk、单位宽数据Sdata、第一多位宽数据<A:0>、第二多位宽数据<B:0>和第三多位宽数据<C:0>；其中串行时钟Sclk和单位宽数据Sdata输入到数字自动控制(17)，第一多位宽数据<A:0>输入到可编程定时模块(16)，第二多位宽数据<B:0>和第三多位宽数据<C:0>输入到电流编码控制(11)；数字自动控制(17)收到可配置寄存器(19)发出的串行时钟Sclk及单位宽数据Sdata后产生复位控制字W2和选择控制字W7，其中复位控制字W2分别送至电流编码控制(11)和环路参数控制(18)，而复位控制字W2和选择控制字W7同时送至可编程定时模块(16)；可编程定时模块(16)根据可配置寄存器(19)设置的第一多位宽数据<A:0>进行计数，并输出溢出控制字W5给数字自动控制(17)；数字自动控制(17)根据W5的值改变复位控制字W2的状态，并将复位控制字W2传送至电流编码控制(11)及环路参数控制(18)；电流编码控制(11)接收鉴频鉴相器(10)送来的Up和Down两路信号，产生不同档位的可编程电流控制字，并对电流控制字进行二进制编码，产生二进制控制字Up_b&Dn_b，然后将二进制控制字Up_b&Dn_b送至电荷泵(12)；其中电流控制字的编程由可配置寄存器(19)送来的第二多位宽数据<B:0>或第三多位宽数据<C:0>值确定，而电流控制字的不同档位是根据数字自动控制(17)送来的复位控制字W2的状态确定选择第二多位宽数据<B:0>还是第三多位宽数据<C:0>；电荷泵(12)根据电流编码控制(11)送来的二进制控制字Up_b&Dn_b，选择不同的充、放电电流值Cpout传送给环路滤波器(13)，环路滤波器(13)根据电荷泵(12)输出的充、放电电流值Cpout，进行低通滤波后产生直流电压送至压控振荡器(14)，并按照环路参数控制(18)输出的信号W6的状态选择相应的电阻值，保证PLL频率综合器的稳定工作，压控振荡器(14)根据环路滤波器(13)送来的直流电压产生相应输出频率到分频器(15)；分频器(15)对压控振荡器的输出频率进行分频，反馈到鉴频鉴相器(10)的反馈信号Fdiv的输入端，形成一个环路。