[发明专利]译码方法、存储器存储装置、存储器控制电路单元在审
| 申请号： | 201310719392.2 | 申请日： | 2013-12-24 |
| 公开（公告）号： | CN104733044A | 公开（公告）日： | 2015-06-24 |
| 发明（设计）人： | 曾建富 | 申请（专利权）人： | 群联电子股份有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C8/10 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 臧建明 |
| 地址： | 中国台湾*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种译码方法、存储器存储装置、存储器控制电路单元。首先，读取多个存储单元以取得多个校验比特。由第一更正电路根据校验比特执行第一硬比特模式译码程序，并判断第一硬比特模式译码程序是否生成第一有效码字。若生成第一有效码字，输出该第一有效码字。若没有生成第一有效码字，由第二更正电路根据上述的校验比特执行第二硬比特模式译码程序，并判断第二硬比特模式译码程序是否生成有效码字。其中第一更正电路的精准度小于第二更正电路的精准度。藉此，可以增加译码的速度。 | ||
| 搜索关键词： | 译码 方法 存储器 存储 装置 控制电路 单元 | ||
【主权项】：
一种译码方法，用于一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块包括多个第一存储单元，其特征在于，该译码方法包括：根据一第一读取电压读取该些第一存储单元以取得多个第一校验比特；由一第一更正电路根据该些第一校验比特执行一第一硬比特模式译码程序，并判断该第一硬比特模式译码程序是否生成一第一有效码字；若该第一硬比特模式译码程序生成该第一有效码字，输出该第一有效码字；若该第一硬比特模式译码程序没有生成该第一有效码字，由一第二更正电路根据该些第一校验比特执行一第二硬比特模式译码程序，并判断该第二硬比特模式译码程序是否生成一第二有效码字，其中该第一更正电路的一精准度小于该第二更正电路的一精准度；以及若该第二硬比特模式译码程序生成该第二有效码字，输出该第二有效码字。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司;，未经群联电子股份有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310719392.2/，转载请声明来源钻瓜专利网。
