[发明专利]一种基于综合可编程器件的图形发生器

摘要

本发明属于图形产生技术领域，涉及一种基于综合可编程器件的图形发生器。所述图形发生器包括相连的综合可编程器件和DDR3SDRAM帧存器件。其中，综合可编程器件包括ARM处理器、多端口DDR3SDRAM控制器、DDR3SDRAM帧存读写模块、第一数据转换模块、第二数据转换模块、时序产生模块，DDR3SDRAM帧存器件包括第一缓冲模块、第二缓冲模块和第三缓冲模块。其中，多端口DDR3SDRAM控制器与ARM处理器、DDR3SDRAM帧存读写模块、DDR3SDRAM帧存器件相连；DDR3SDRAM帧存读写模块与第一数据转换模块、第二数据转换模块相连；时序产生模块与ARM处理器、DDR3SDRAM帧存读写模块、第一数据转换模块、第二数据转换模块相连。本发明图形发生器可以显著提高电路集成度和可靠性，降低电路功耗。

主权项

一种基于综合可编程器件的图形发生器，其特征是，包括相连的综合可编程器件和DDR3SDRAM帧存器件，其中，所述综合可编程器件包括ARM处理器、多端口DDR3SDRAM控制器、DDR3SDRAM帧存读写模块、第一数据转换模块、第二数据转换模块、时序产生模块，DDR3SDRAM帧存器件包括第一缓冲模块、第二缓冲模块、第三缓冲模块；其中多端口DDR3SDRAM控制器与ARM处理器、DDR3SDRAM帧存读写模块、DDR3SDRAM帧存器件相连；DDR3SDRAM帧存读写模块与第一数据转换模块、第二数据转换模块相连；时序产生模块与ARM处理器、DDR3SDRAM帧存读写模块、第一数据转换模块、第二数据转换模块相连；所述的ARM处理器，用于进行绘图算法运算，得到绘图运算数据，向多端口DDR3SDRAM控制器发出写入操作请求，通过多端口DDR3SDRAM控制器将绘图运算数据写入DDR3SDRAM帧存器件中的缓冲模块；所述的多端口DDR3SDRAM控制器，用于对接收到的写入、读取、清空三种操作模式进行仲裁与优先级排序处理；所述的DDR3SDRAM帧存读写模块，用于通过多端口DDR3SDRAM控制器向DDR3SDRAM帧存器件中的缓冲模块发出读取和清空操作请求；所述的第一数据转换模块，用于将全零信号转换成DDR3SDRAM读写模块可接收的数据流格式；所述的第二数据转换模块，用于将DDR3SDRAM读写模块送出的数据流转换成符合液晶屏驱动时序标准的数字RGB视频信号；所述的时序产生模块，用于产生ARM处理器、多端口DDR3SDRAM控制器、第一数据转换模块、第二数据转换模块工作所需的各类时序信号；所述的DDR3SDRAM帧存器件，用于进行绘图数据的缓冲处理，包括第一缓冲模块、第二缓冲模块、第三缓冲模块，所述的第一缓冲模块、第二缓冲模块、第三缓冲模块的操作模式以时序产生模块所发出的场同步信号为周期进行交替切换。