[发明专利]一种基于综合可编程器件的图形发生器

说明书

技术领域：

本发明属于图形产生技术领域，涉及一种基于综合可编程器件的图形发生器。 

背景技术：

图形发生器是液晶显示器配套的一个重要部件，由多种数字电路器件组合而成，主要功能是根据作图指令、作图参数、数据，运用各种数字处理技术，实时生成图形画面数据，以供液晶显示器显示。现有的图形发生器一般采用数字处理器件DSP、可编程逻辑器件FPGA以及随机访问帧存器件SRAM作为主处理部件，数字处理器运行作图算法程序，负责生成图形数据，可编程逻辑器件作为协处理器协助完成复杂图形数据的生成，随机访问帧存器件用于暂存图形数据。 

随着技术的发展，液晶显示器的分辨率越来越高，需要显示的画面内容也越来越复杂，但要求产品的功耗更低、集成度更高，这对图形产生电路提出了更高的要求。目前已有的图形发生器存在以下缺陷：电路规模庞大、集成度和可靠性不高、图形产生效率低、功耗高居不下、难以满足高分辨率和实时性应用需求。 

发明内容：

本发明的目的：提供一种集成度高、适应性强、可靠性高、功耗低、性能优异的图形发生器。 

为了适应机载座舱液晶显示器向低功耗、高集成度、轻体量发展的趋势，提出一种高集成度、高性能、低功耗图形发生器实现方案，采用综合可编程器件作为主处理芯片，其集成的ARM处理器作为图形运算主处理器件，采用DDR3SDRAM帧存器件，显著提高电路集成度。利用综合可编程器件对DDR3SDRAM帧存器件进行写入、读取、清空操作，实现动态图形生成与显示功能。 

本发明的技术方案：一种基于综合可编程器件的图形发生器，包括相连的综合可编程器件和DDR3SDRAM帧存器件，其中，所述综合可编程器件包括ARM处理器、多端口DDR3SDRAM控制器、DDR3SDRAM帧存读写模块、第一数据转换模块、第二数据转换模块、时序产生模块，DDR3SDRAM帧存器件包括第一缓冲模块、第二缓冲模块、第三缓冲模块。其中多端口DDR3SDRAM控制器与ARM处理器、DDR3SDRAM帧存读写模块、DDR3SDRAM帧存器件相连；DDR3SDRAM帧存 读写模块与第一数据转换模块、第二数据转换模块相连；时序产生模块与ARM处理器、DDR3SDRAM帧存读写模块、第一数据转换模块、第二数据转换模块相连。 

所述的ARM处理器，用于进行绘图算法运算，得到绘图运算数据，向多端口DDR3SDRAM控制器发出写入操作请求，通过多端口DDR3SDRAM控制器将绘图运算数据写入DDR3SDRAM帧存器件中的缓冲模块。 

所述的多端口DDR3SDRAM控制器，用于对接收到的写入、读取、清空三种操作模式进行仲裁与优先级排序处理。 

所述的DDR3SDRAM帧存读写模块，用于通过多端口DDR3SDRAM控制器向DDR3SDRAM帧存器件中的缓冲模块发出读取和清空操作请求。 

所述的第一数据转换模块，用于将全零信号转换成DDR3SDRAM读写模块可接收的数据流格式。 

所述的第二数据转换模块，用于将DDR3SDRAM读写模块送出的数据流转换成符合液晶屏驱动时序标准的数字RGB视频信号。 

所述的时序产生模块，用于产生ARM处理器、多端口DDR3SDRAM控制器、第一数据转换模块、第二数据转换模块工作所需的各类时序信号。 

所述的DDR3SDRAM帧存器件，用于进行绘图数据的缓冲处理，包括第一缓冲模块、第二缓冲模块、第三缓冲模块，所述的第一缓冲模块、第二缓冲模块、第三缓冲模块的操作模式以时序产生模块所发出的场同步信号为周期进行交替切换。 

进一步，所述写入操作模式为ARM处理器通过DDR3SDRAM控制器向DDR3SDRAM帧存器件中某个缓冲模块写入绘图运算数据。读取操作模式为DDR3SDRAM帧存读写模块通过多端口DDR3SDRAM控制器从DDR3SDRAM帧存器件中某个缓冲模块读出绘图数据。清空操作模式为DDR3SDRAM帧存读写模块通过多端口DDR3SDRAM控制器向DDR3SDRAM帧存器件中某个缓冲模块写入全零数据。 

本发明的有益效果：