[发明专利]访问同步动态随机访问存储器的方法、装置及系统

摘要

本发明实施例提供一种访问同步动态随机访问存储器的方法、装置及系统。该方法包括将第一SDRAM和第二SDRAM的一个逻辑存储库中的待访问数据复制到其他多个逻辑存储库中，根据第一片选线和第二片选线，按照命令线输出的命令轮流访问第一SDRAM和第二SDRAM中存储有待访问数据的逻辑存储库。本发明实施例提供的同步动态随机访问存储器的访问方法、装置及系统，避免了tFAW对数据访问效率的影响，每个存储器都能够达到访问的高效率，因此显著提高了对DDR3SDRAM组成的兵乓访问系统进行数据访问的效率。

主权项

一种访问同步动态随机访问存储器SDRAM的方法，其特征在于，用于由第一SDRAM和第二SDRAM组成的乒乓访问系统中，所述第一SDRAM与第二SDRAM共享时钟线、地址线和命令线；所述第一SDRAM独享第一数据线、第一片选线、第一数据选通线和第一数据掩码总线；所述第二SDRAM独享第二数据线、第二片选线、第二数据选通线和第二数据掩码总线；所述访问方法包括：将所述第一SDRAM和所述第二SDRAM的一个逻辑存储库中的待访问数据复制到其他多个逻辑存储库中；其中，所述第一SDRAM和所述第二SDRAM分别包括多个逻辑存储库；根据所述第一片选线和第二片选线，按照所述命令线输出的命令轮流访问所述第一SDRAM和所述第二SDRAM中存储有所述待访问数据的逻辑存储库；其中，所述第一片选线、所述第二片选线和所述命令线的输出以所述时钟线输出的八个时钟周期为一个访问周期；每八个时钟周期T1‑T8内，所述第一片选线输出的信号满足如下时序：T1‑T2有效，T3‑T5无效，T6有效，T7‑T8无效；所述第二片选线输出的信号满足如下时序：T1‑T2无效，T3‑T4有效，T5‑T7无效，T8有效；所述命令线输出的命令满足如下时序：T1输出打开命令，T2输出读取命令，T3输出打开命令，T4输出读取命令，T5无输出，T6输出读后自动关闭命令，T7无输出，T8输出读后自动关闭命令。