[发明专利]一种无静态功耗的芯片打线选择电路

摘要

本发明公开一种无静态功耗的芯片打线选择电路；PMOS管T1的D极与电路控制端及电路受控端连接，G极接电容C1及电阻R 2一端，还接PMOS管T4的D极；PMOS管T1的S极串联电阻R1后接VDD、PMOS管T4的S极和G极及PMOS管T2的S极；电容C1的另一端接GND；电阻R2的另一端同时接PMOS管T2与NMOS管T3的D极，NMOS管T3的S极接GND，而PMOS管T2与NMOS管T3的G极相接后连接电路受控端。本发明只有电路控制端连接GND时需一根连接线，且电路控制端连接GND或者悬空都无静态功耗。

主权项

1.一种无静态功耗的芯片打线选择电路，其特征在于：包括PMOS管T1、电阻R1、电容C1、PMOS管T2、NMOS管T3、电阻R2及PMOS管T4；PMOS管T1的D极与电路控制端及电路受控端连接，G极接电容C1及电阻R 2一端，还接PMOS管T4的D极；PMOS管T1的S极串联电阻R1后接VDD、PMOS管T4的S极和G极及PMOS管T2的S极；电容C1的另一端接GND；电阻R2的另一端同时接PMOS管T2与NMOS管T3的D极，NMOS管T3的S极接GND，而PMOS管T2与NMOS管T3的G极相接后连接电路受控端；合理设置宽长比，使PMOS管T4以及PMOS管T2的宽长比小于NMOS管T3的宽长比，确保芯片上电时PMOS管T1的G极为低电位，T1导通。