[发明专利]任意维空域递推最小二乘算法的硬件实现的方法无效
| 申请号： | 201310375520.6 | 申请日： | 2013-08-26 |
| 公开（公告）号： | CN103473211A | 公开（公告）日： | 2013-12-25 |
| 发明（设计）人： | 李会勇;董祥雷;魏晨;张青松 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06F17/10 | 分类号： | G06F17/10 |
| 代理公司： | 成都虹桥专利事务所(普通合伙) 51124 | 代理人： | 濮云杉 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及任意维空域递推最小二乘算法的硬件实现的方法，包括a.将M维空域递推最小二乘算法的脉动结构划分为均具有输入和输出的边界处理单元、内部处理单元和乘积单元，其中M为自然数；b.根据步骤a划分出的三个处理单元，将M维空域递推最小二乘算法的脉动结构进行等效划分，得到将所述的三个处理单元归类后的拓扑结构；c.将所述的拓扑结构进行折叠处理，根据折叠算法得到折叠后各节点间的新延时的延时表；d.根据步骤c的新延时表得到折叠后的原理结构图。本发明的方法，能够在硬件结构中使用较少的乘法器和寄存器进行任意维空域递推最小二乘运算，有效解决了当算法中的维数变多后资源不够用的问题。 | ||
| 搜索关键词： | 任意 空域 最小 算法 硬件 实现 方法 | ||
【主权项】：
任意维空域递推最小二乘算法的硬件实现的方法，其特征包括：a.将M维空域递推最小二乘算法的脉动结构划分为均具有输入和输出的边界处理单元、内部处理单元和乘积处理单元，其中M为自然数；b.根据步骤a划分出的三个处理单元，将M维空域递推最小二乘算法的脉动结构进行等效划分，得到将所述的三个处理单元归类后的拓扑结构；c.将所述的拓扑结构进行折叠处理，根据折叠算法得到折叠后各节点间的新延时的延时表；d.根据步骤c的新延时表得到折叠后的原理结构图。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310375520.6/，转载请声明来源钻瓜专利网。
