[发明专利]Flash读控制电路

摘要

本发明公开了一种Flash读控制电路，包括时钟信号发生器，可调延时模块，分频电路，读时序电路；可调延时模块包括由第一PMOS管和第一NMOS管组成的第一反相器，该反相器的输入端接时钟信号；由第二PMOS管和第二NMOS管组成的第二反相器，该反相器输出延时信号。第三NMOS管连接在第一NMOS管的源极和地之间，第四NMOS管和第五NMOS管连接在第一NMOS管的源极和地之间，第三和五NMOS管的栅极接同一偏置，第四NMOS管的栅极连接延时调节信号，通过延时调节信号调节延时。本发明能精确调整延时信号的延时时间，从而能精确调整建立时间及建立时间裕量并避免时序的浪费。

主权项

一种Flash读控制电路，其特征在于，包括：时钟信号发生器，用于产生时钟信号；可调延时模块，用于产生所述时钟信号的延时信号；分频电路，用于产生所述时钟信号的分频信号；读时序电路，输入端连接所述延时信号和所述分频信号，在所述延时信号和所述分频信号的控制下输出读时序信号；所述可调延时模块包括：由第一PMOS管和第一NMOS管组成的第一反相器，所述第一PMOS管的源极接电源电压，所述第一PMOS管和所述第一NMOS管的漏极相连，所述第一PMOS管和所述第一NMOS管的栅极相连并连接所述时钟信号；由第二PMOS管和第二NMOS管组成的第二反相器，所述第二PMOS管的源极接电源电压，所述第二PMOS管和所述第二NMOS管的漏极相连并输出所述延时信号，所述第二PMOS管和所述第二NMOS管的栅极相连并连接所述第一PMOS管的漏极，所述第二NMOS管的源极接地；第三NMOS管，所述第三NMOS管的漏极连接所述第一NMOS管的源极，所述第三NMOS管的源极接地、栅极接第一偏置电压；第四NMOS管和第五NMOS管，所述第四NMOS管的漏极连接所述第一NMOS管的源极，所述第四NMOS管的源极连接所述第五NMOS管的漏极，所述第五NMOS管的源极接地，所述第五NMOS管的栅极接所述第一偏置电压；所述第四NMOS管的栅极连接延时调节信号；所述延时调节信号越大，所述第一NMOS管的源极到地之间的电流越大，所述延时信号和所述时钟信号之间的延时越短；所述延时调节信号和所述第四NMOS管的源极电压差小于所述第四NMOS管的阈值电压时，所述第四NMOS管和所述第五NMOS管组成的电流支路关闭，所述第一NMOS管的源极到地之间的电流由所述第三NMOS管的电流支路提供，所述延时信号和所述时钟信号之间的延时最大。