[发明专利]EEPROM存储器阵列在审
| 申请号： | 201310320963.5 | 申请日： | 2013-07-26 |
| 公开（公告）号： | CN103366810A | 公开（公告）日： | 2013-10-23 |
| 发明（设计）人： | 顾靖 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种EEPROM存储器阵列，包括多个存储单元，每个所述存储单元包含位于衬底中的源极、漏极；所述源极上方依次形成有源极浮栅、源极控制栅，所述漏极上方依次形成有漏极浮栅、漏极控制栅；所述衬底上还形成有位于所述源极浮栅和漏极浮栅之间的选择栅；其中，排列为列方向的排序为奇数和偶数的相邻两个存储单元的源极共用，行方向的多个所述共用源极通过有源区导通共用，形成埋藏于所述衬底中的源线；这种结构能够有效的减小存储单元的面积，从而提高了存储器阵列所能容纳的存储单元的数量；此外，行方向的多个所述共用源极通过有源区导通形成埋藏于所述衬底中的源线，降低了周边电路的复杂程度，也降低了后续制造难度，优化了制作工艺。 | ||
| 搜索关键词： | eeprom 存储器 阵列 | ||
【主权项】：
一种EEPROM存储器阵列，其特征在于，所述EEPROM存储器阵列包括多个存储单元，每个所述存储单元包含位于衬底中的源极、漏极；所述源极上方依次形成有源极浮栅、源极控制栅，所述漏极上方依次形成有漏极浮栅、漏极控制栅；所述衬底上还形成有位于所述源极浮栅和漏极浮栅之间的选择栅；其中，排列为列方向的排序为奇数和偶数的相邻两个存储单元的源极共用，且行方向的所述共用源极通过有源区导通共用，形成埋藏于所述衬底中的源线；按照列方向交替排列的位线；每条位线将其所在方向的存储单元的漏极连接；按照行方向排列的字线、控制栅线，每条字线将其所在方向的存储单元的选择删连接，每条控制栅线将其所在方向的存储单元的源极控制栅和漏极控制栅连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310320963.5/，转载请声明来源钻瓜专利网。
