[发明专利]EEPROM存储器阵列

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种EEPROM存储器阵列。

背景技术

电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）是一种掉电后数据不会丢失的存储芯片。随着技术的发展和各类电子产品对存储的需求，EEPROM被广泛用于手机，笔记本，掌上电脑和U盘等诸多移动和通讯设备中，如今已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

如图1所示，其为现有技术中的一种存储器阵列中相邻存储单元的结构示意图，每个存储单元包括衬底10，形成在衬底10中的源极12和漏极11，及位于所述衬底上的栅极结构，在所述漏极11上引出有位线BL，在所述源极12上引出有源线SL，以及位于所述源线SL和位线BL之间的字线WL。

同样的，随着小型化和高集成度的发展，为了把较高组装密度的存储单元引进半导体存储器件，存储器件电路的设计布局也必须随之而采用越来越小的尺寸。但是，对于如图1所示的结构，进行整体的或者部分的缩小会出现各种问题，而高密度组装又势在必行，因此，为了解决由存储单元的高密度组装所引起的各种问题，必须改进现有EEPROM的结构。

发明内容

本发明的目的在于，提供一种EEPROM存储器阵列，能够有效的减少存储单元所占据的体积，从而提高集成度。

为解决上述技术问题，本发明提供一种EEPROM存储器阵列，所述EEPROM存储器阵列包括多个存储单元，每个所述存储单元包含位于衬底中的源极、漏极；所述源极上方依次形成有源极浮栅、源极控制栅，所述漏极上方依次形成有漏极浮栅、漏极控制栅；所述衬底上还形成有位于所述源极浮栅和漏极浮栅之间的选择栅；其中，排列为列方向的排序为奇数和偶数的相邻两个存储单元的源极共用，且行方向的多个所述共用源极通过有源区导通共用，形成埋藏于所述衬底中的源线；

按照列方向交替排列的位线；每条位线将其所在方向的存储单元的漏极连接；

按照行方向排列的字线、控制栅线，每条字线将其所在方向的存储单元的选择删连接，每条控制栅线将其所在方向的存储单元的源极控制栅和漏极控制栅连接。

可选的，对于所述的EEPROM存储器阵列，每个存储单元的所述源极浮栅、源极控制栅、漏极浮栅和漏极控制栅与所述选择栅之间形成有一层氧化层。

可选的，对于所述的EEPROM存储器阵列，对于所述EEPROM存储器阵列中的任一存储单元进行读取时，施加于其所在的控制栅线的电压为0V，施加于其所在的字线的电压为3V，施加于其所在的源线的电压为0V，施加于其所在的位线的电压为1V。

可选的，对于所述的EEPROM存储器阵列，对于所述EEPROM存储器阵列中的任一存储单元进行擦除时，施加于其所在的字线的电压为11V，施加于其所在的控制栅线、源线及位线的电压为0V。

可选的，对于所述的EEPROM存储器阵列，对于所述EEPROM存储器阵列中的任一存储单元进行擦除时，施加于其所在的控制栅线的电压为-7V，施加于其所在的字线的电压为8V，施加于其所在的源线和位线的电压为0V。

可选的，对于所述的EEPROM存储器阵列，对于所述EEPROM存储器阵列中的任一存储单元进行编程时，施加于其所在的控制栅线的电压为8V，施加于其所在的字线的电压为1.5V，施加于其所在的源线的电压为0V，施加于其所在的位线的电压为编程电压。

可选的，对于所述的EEPROM存储器阵列，所述编程电压为5V。

与现有技术相比，本发明提供的EEPROM存储器阵列，将列方向的排序为奇数和偶数的相邻两个存储单元的源极共用，且行方向的多个所述共用源极通过有源区导通共用，能够有效的减小每个存储单元的面积和相邻存储单元之间的距离，提高了存储器阵列所能容纳的存储单元的数量。此外，行方向的多个所述共用源极通过有源区导通形成埋藏于所述衬底中的源线，大大的降低了周边电路的复杂程度，也降低了后续制造难度，优化了制作工艺。

附图说明

图1为现有技术中EEPROM存储器阵列的相邻存储单元的结构示意图；

图2为本发明实施例的EEPROM存储器阵列的示意图；

图3为本发明实施例中EEPROM存储器阵列的相邻存储单元的结构示意图。

具体实施方式