[发明专利]用于锁相环的鉴频鉴相器

摘要

本发明公开了一种用于锁相环的鉴频鉴相器，包括四个边沿产生电路，分别在第一和二输入信号的上升和下降沿产生第一和二正负脉冲信号；第一和二MOS晶体管串联结构，分别由PMOS管和NMOS管串联而成，第一PMOS管的栅极连接第一负脉冲信号，第一NMOS管的栅极连接第二正脉冲信号，第二PMOS管的栅极连接第二负脉冲信号，第二NMOS管的栅极连接第一正脉冲信号；第一和二或非门，第一和二MOS晶体管串联结构的输出端信号经偶数个反相器的延时后连接分别连接到第一和二或非门的二个输入端，在第一和二或非门的输出端分别输出下降和上升控制信号。本发明能提高准确检测出相位差的工作频率，提高锁相环性能。

主权项

一种用于锁相环的鉴频鉴相器，其特征在于，鉴频鉴相器包括：第一下降沿产生电路，其输入端连接第一输入信号，输出端在所述第一输入信号的下降沿处产生第一负脉冲信号；第一上升沿产生电路，其输入端连接第一输入信号，输出端在所述第一输入信号的上升沿处产生第一正脉冲信号；第二下降沿产生电路，其输入端连接第二输入信号，输出端在所述第二输入信号的下降沿处产生第二负脉冲信号；第二上升沿产生电路，其输入端连接第二输入信号，输出端在所述第二输入信号的上升沿处产生第二正脉冲信号；第一MOS晶体管串联结构，由第一PMOS管和第一NMOS管串联而成，所述第一PMOS管的源极接电源、所述第一NMOS管的源极接地，所述第一PMOS管的栅极连接所述第一负脉冲信号，所述第一NMOS管的栅极连接所述第二正脉冲信号，所述第一PMOS管和所述第一NMOS管的漏极相连接并作为所述第一MOS晶体管串联结构的输出端；第二MOS晶体管串联结构，由第二PMOS管和第二NMOS管串联而成，所述第二PMOS管的源极接电源、所述第二NMOS管的源极接地，所述第二PMOS管的栅极连接所述第二负脉冲信号，所述第二NMOS管的栅极连接所述第一正脉冲信号，所述第二PMOS管和所述第二NMOS管的漏极相连接并作为所述第二MOS晶体管串联结构的输出端；第一或非门和第二或非门，所述第一MOS晶体管串联结构的输出端信号经M个第一反相器的延时后连接分别连接到所述第一或非门和所述第二或非门的第一输入端，所述第二MOS晶体管串联结构的输出端信号经M个第一反相器的延时后连接分别连接到所述第一或非门和所述第二或非门的第二输入端，M为偶数；所述第一或非门的输出端输出下降控制信号，所述第二或非门的输出端输出上升控制信号；所述第一下降沿产生电路包括第一与非门，所述第一输入信号通过一第二反相器形成第一反相信号，所述第一反相信号输入到所述第一与非门的第一输入端，所述第一反相信号通过N个第二反相器的延时和反相后输入到所述第一与非门的第二输入端，N为奇数，所述第一与非门的输出端输出所述第一负脉冲信号；所述第一上升沿产生电路包括第二与非门，所述第一输入信号输入到所述第二与非门的第一输入端，所述第一输入信号通过N个第二反相器的延时和反相后输入到所述第二与非门的第二输入端，所述第二与非门的输出端通过一第三反相器的反相后输出所述第一正脉冲信号；所述第二下降沿产生电路包括第三与非门，所述第二输入信号通过一第二反相器形成第二反相信号，所述第二反相信号输入到所述第三与非门的第一输入端，所述第二反相信号通过N个第二反相器的延时和反相后输入到所述第三与非门的第二输入端，所述第三与非门的输出端输出所述第二负脉冲信号；所述第二上升沿产生电路包括第四与非门，所述第二输入信号输入到所述第四与非门的第一输入端，所述第二输入信号通过N个第二反相器的延时和反相后输入到所述第四与非门的第二输入端，所述第四与非门的输出端通过一第三反相器的反相后输出所述第二正脉冲信号。