[发明专利]用于集成电路设计的并行综合方法及其系统有效
| 申请号： | 201310123611.0 | 申请日： | 2013-04-10 |
| 公开（公告）号： | CN103150461A | 公开（公告）日： | 2013-06-12 |
| 发明（设计）人： | 王元;陈利光;赵永胜;徐春华 | 申请（专利权）人： | 上海安路信息科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 上海一平知识产权代理有限公司 31266 | 代理人： | 须一平 |
| 地址： | 200437 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及集成电路设计领域，公开了一种用于集成电路设计的并行综合方法及其系统。本发明利用计算机技术中的并行处理能力，同时生成原始CDFG中的特定模式子图的多个功能等价子图，将各特定模式子图的功能等价子图组合形成多个CDFG，并对上述多个CDFG进行并行处理和优化，同时生成多个低层次硬件电路，最后一次性选择确定性能最优的低层次硬件电路，因此多个CDFG需要的综合时间只是传统综合流程一个循环的时间，极大地缩短了综合所需的时间，并且由于所有功能等价子图的组合都被构造成专门的CDFG而单独优化，上述并行综合经并行搜索最后确定的最优电路就是所有解决空间中能找到的最优结果。 | ||
| 搜索关键词： | 用于 集成电路设计 并行 综合 方法 及其 系统 | ||
【主权项】：
一种用于集成电路设计的并行综合方法，所述综合是将高层次硬件描述转变成低层次硬件描述，其特征在于，所述方法包括以下步骤：分析步骤对硬件描述语言HDL进行分析以构造原始控制数据流程图CDFG;构建步骤生成所述原始CDFG的特定模式子图的多个结构不同的功能等价子图，并组合所述特定模式子图的功能等价子图以形成多个CDFG;优化步骤对所述多个CDFG进行并行处理和优化以同时生成多个低层次硬件电路；选择步骤从所述多个低层次硬件电路中选择性能最优的低层次硬件电路；输出步骤输出满足集成电路设计要求的所述性能最优的低层次硬件电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海安路信息科技有限公司，未经上海安路信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310123611.0/，转载请声明来源钻瓜专利网。
