[发明专利]用于集成电路设计的并行综合方法及其系统

权利要求书

1.一种用于集成电路设计的并行综合方法，所述综合是将高层次硬件描述转变成低层次硬件描述，其特征在于，所述方法包括以下步骤：

分析步骤对硬件描述语言HDL进行分析以构造原始控制数据流程图CDFG;

构建步骤生成所述原始CDFG的特定模式子图的多个结构不同的功能等价子图，并组合所述特定模式子图的功能等价子图以形成多个CDFG;

优化步骤对所述多个CDFG进行并行处理和优化以同时生成多个低层次硬件电路；

选择步骤从所述多个低层次硬件电路中选择性能最优的低层次硬件电路；

输出步骤输出满足集成电路设计要求的所述性能最优的低层次硬件电路。

2.根据权利要求1所述的并行综合方法，其特征在于，所述构建步骤包括以下步骤：

步骤A对所述原始CDFG进行特定模式子图识别，并生成所述特定模式子图的多个结构不同的功能等价子图；

步骤B基于所述原始CDFG，构造所述特定模式子图的所有功能等价子图以形成超级CDFG;

步骤C通过组合所述超级CDFG中所述特定模式子图的功能等价子图，形成多个CDFG。

3.根据权利要求2所述的并行综合方法，其特征在于，每个特定模式子图的多个功能等价子图以阵列形式或链表形式保存于所述超级CDFG中。

4.根据权利要求1至3中任一项所述的并行综合方法，其特征在于，在所述构建步骤中，所述特定模式子图的功能等价子图的组合是与选择删减相结合的穷举组合，其中，所述选择删减为两级选择删减，第一级删减是只生成具有物理级实现时特定电路硬件的特定模式子图的功能等价子图，第二级删减是在组合所述特定模式子图的功能等价子图前分析过滤掉综合性能明显差于原始特定模式子图的功能等价子图。

5.根据权利要求1至3中任一项所述的并行综合方法，其特征在于，所述综合是从寄存器传输级到物理级的综合，在所述综合的优化步骤中，每个CDFG都单独经过CDFG优化、门级优化、物理级优化而生成单独的物理级电路；或

所述综合是从寄存器传输级到门级的综合，在所述综合的优化步骤中，每个CDFG都单独经过CDFG优化、门级优化而生成单独的门级电路。

6.根据权利要求4所述的并行综合方法，其特征在于，所述综合是从寄存器传输级到物理级的综合，在所述综合的优化步骤中，每个CDFG都单独经过CDFG优化、门级优化、物理级优化而生成单独的物理级电路；或

所述综合是从寄存器传输级到门级的综合，在所述综合的优化步骤中，每个CDFG都单独经过CDFG优化、门级优化而生成单独的门级电路。

7.一种用于集成电路设计的并行综合系统，所述综合是将高层次硬件描述转变成低层次硬件描述，其特征在于，所述系统包括：

分析模块用于对硬件描述语言HDL进行分析以构造原始控制数据流程图CDFG;

构建模块用于生成所述原始CDFG的特定模式子图的多个结构不同的功能等价子图，并组合所述特定模式子图的功能等价子图以形成多个CDFG;

优化模块用于对所述多个CDFG进行并行处理和优化以同时生成多个低层次硬件电路；

选择模块用于从所述多个低层次硬件电路中选择性能最优的低层次硬件电路；

输出模块用于输出满足集成电路设计要求的所述性能最优的低层次硬件电路。

8.根据权利要求7所述的并行综合系统，其特征在于，所述构建模块包括：

CDFG子图生成单元用于对所述原始CDFG进行特定模式子图识别，并生成所述特定模式子图的多个结构不同的功能等价子图；

超级CDFG生成单元用于基于所述原始CDFG，构造所述特定模式子图的所有功能等价子图以形成超级CDFG;

组合单元用于组合所述超级CDFG中所述特定模式子图的功能等价子图，形成多个CDFG。

9.根据权利要求8所述的并行综合系统，其特征在于，每个特定模式子图的多个功能等价子图以阵列形式或链表形式保存于所述超级CDFG中。

10.根据权利要求7至9中任一项所述的并行综合系统，其特征在于，所述综合是从寄存器传输级到物理级的综合，所述优化模块包括CDFG优化单元、门级优化单元、物理级优化单元，其对每个CDFG分别单独进行CDFG优化、门级优化、物理级优化而生成单独的物理级电路；或

所述综合是从寄存器传输级到门级的综合，所述优化模块包括CDFG优化单元、门级优化单元，其对每个CDFG分别单独进行CDFG优化、门级优化而生成单独的门级电路；

此外，所述构建模块对所述特定模式子图的功能等价子图的组合是与选择删减相结合的穷举组合，其中，所述选择删减为两级选择删减，第一级删减是只生成具有物理级实现时特定电路硬件的特定模式子图的功能等价子图，第二级删减是在组合所述特定模式子图的功能等价子图前分析过滤掉综合性能明显差于原始特定模式子图的功能等价子图。